創(chuàng)建盡可能靈活的小芯片已經(jīng)吸引了半導體生態(tài)系統(tǒng)的想象力，但來自不同代工廠的小芯片的異構(gòu)集成將如何發(fā)揮作用仍不清楚。

半導體生態(tài)系統(tǒng)中的許多公司仍在弄清楚他們將如何適應(yīng)這個異構(gòu)的小芯片世界以及他們需要解決哪些問題。雖然幾乎每個人都同意小芯片是未來設(shè)計的重要組成部分，但仍有許多障礙需要克服。

Rambus產(chǎn)品管理高級總監(jiān) Frank Ferro 表示：“大公司一直在使用自己的定制解決方案在內(nèi)部開展此類技術(shù)?！?“他們早期意識到的一些優(yōu)勢現(xiàn)在正在引起其他沒有資源自己做的公司的興趣。”

小芯片的優(yōu)勢之一是能夠?qū)⑹褂貌煌圃旃に囬_發(fā)的技術(shù)融合在一起。“例如，一個 I/O 芯片可以由一個代工廠制造，核心處理器可以由另一個代工廠制造，然后這些可以放在一個小芯片中，”Ferro 說。“所以從這個意義上說，混合和匹配技術(shù)具有潛力。你可以說，‘我從 Foundry A 那里得到了一個很好的價格，我必須與 Foundry B 打交道，但現(xiàn)在我可以將它們混合在一起，’因為小芯片幾乎可以被認為是獨立的芯片?！?/p>

然而，今天，它并不是那么簡單。如果多個芯片來自多個地方，第一步是確定每個芯片的引腳間距。

Cadence的 IC 封裝和跨平臺解決方案產(chǎn)品管理組總監(jiān) John Park 表示：“標準封裝有一個選項，它具有倒裝芯片 125 微米或 130 微米的引腳間距，而不是內(nèi)插器上的東西。” . “這可能低至 35 微米間距。這是挑戰(zhàn)之一。如果引腳間距降至 40 微米或 50 微米，我必須使用硅中介層或某種互連橋來做到這一點。這會增加成本，這也是為什么有標準封裝版本的原因，因為如果你把所有東西都放在 125 微米左右的倒裝芯片間距上，你可以在傳統(tǒng)的層壓封裝上做到這一點，這比去硅中介層或嵌入式橋接技術(shù)?！?/p>

Park 說，一旦互連被整理出來，并且封裝類型已經(jīng)確定，放下互連就不是很有挑戰(zhàn)性了，因為它類似于需要 45o 角的 PCB 和層壓型布線的封裝風格?！霸谀承┣闆r下，需要所有角度。在金屬進入焊盤的地方需要圓角。在 [相位] 控制中，差分對必須相互匹配。還需要屏蔽。這些都是 PCB 工具已經(jīng)完成的事情，而不是做這些巨大的金屬片，我們要縮小到一兩微米。PCB 工具可以對其進行擴展，因此布線的最大挑戰(zhàn)就是所需的時間。在封裝中，我們習慣于處理幾千個信號連接，盡管電源和地線連接的數(shù)量要多得多。

混合晶圓chiplet 生態(tài)系統(tǒng)

Synopsys科學家 Mike Borza認為，從長遠來看，將會有一個 mixed-foundry chiplet 生態(tài)系統(tǒng)?！霸谀侵埃蟛糠旨上到y(tǒng)將由一家供應(yīng)商提供，而該供應(yīng)商既是小芯片的制造商，也是整個封裝的集成商?！?/p>

可能有一些來自外部供應(yīng)商的具有小功能甚至大功能的特定小芯片?！叭绻獠啃⌒酒?yīng)商之間存在競爭，則需要對接口進行標準化，或者集成商需要能夠處理提供相同接口的不同封裝。人們這樣做，但這并不方便。為標準功能提供標準引腳輸出要方便得多，而且您可以為每個供應(yīng)商使用相同的節(jié)點，”Borza 說。

這就是為什么如此關(guān)注 UCIe 標準的原因?！盁o論您是 Foundry A 還是 Foundry B，都必須遵守封裝技術(shù)要求，”Synopsys IP 產(chǎn)品線高級組總監(jiān) Mick Posner 說?！凹僭O(shè)您正在進行基于中介層的高級設(shè)計。中介層是連接兩個芯片的基板，通常定義特定的引腳間距。如果它們要跨恰好在上面的基板進行封裝，那么兩個芯片都必須從根本上遵守這一點。也就是說，從理論上講，沒有什么能阻止客戶在臺積電開發(fā)芯片并在另一家代工廠開發(fā)芯片，從另一家代工廠拉貨并將所有這些封裝在一起。這是多管芯系統(tǒng)的主要優(yōu)勢之一。雖然今天大部分工作都是由單一供應(yīng)商完成的，

Chiplet 封裝技術(shù)要求

Posner 說，另外一個 chiplet 要求來自封裝技術(shù)。“有一種有機基質(zhì)，是的。另一端是中介層。然后中間有一大堆新的封裝技術(shù)，包括 InFO（TSMC 的集成扇出）、RDL（再分布層）扇出等，所有這些都有自己的路徑要求?！?/p>

正在開發(fā)多線程路由器來應(yīng)對這些更大的挑戰(zhàn)，Cadence 的 Park 指出，進行此類設(shè)計的工程團隊通常使用 PCB 式路由器進行信號路由?！叭缓螅谠S多情況下，如果設(shè)計具有復雜的電源結(jié)構(gòu)，就像您在 IC 工具中看到的那樣，他們實際上會將這些結(jié)構(gòu)混合在一起，從 IC 工具中獲取電源和接地布線，并將其與信號合并路由。因此，這實際上是系統(tǒng)世界和 IC 的融合——它們?nèi)诤显谝黄?，其中包括您需要的工具和專業(yè)知識。但總的來說，布局是由習慣于進行這種樣式路由的系統(tǒng)人員完成的。只是現(xiàn)在連接多了很多。這意味著路由方面存在更多瓶頸。”

小芯片還有其他好處。Imperas Software的 CEO Simon Davidmann 說：“如果這些芯片又大又貴，它就可以消除其中一些芯片的風險?！? “說處理器搞砸了。把它取下來，再裝一個。這真是一個好處。如果您有 SoC，則無法更改處理器。如果你有一個小芯片，你可以用所有其他塊構(gòu)建一個新的小芯片，它就像印刷電路板一樣。如果印刷電路板上有 1,000 個元件，其中一個壞了，你松開它，插入另一個，它就可以工作了。即使在現(xiàn)場出現(xiàn)故障，更換小芯片中的一個芯片仍然比扔掉電路板并重新設(shè)計一塊新電路板更便宜，如果我所做的只是重新設(shè)計那一點點的話。由于小芯片基本上是硬 IP 的大塊，所以發(fā)生的情況是，如果我正在構(gòu)建芯片，而不是獲得處理器的版本 3，獲得芯片，然后必須等待一年并在版本 4 出現(xiàn)時制作新芯片出來，我可以改變小芯片，當一個新塊出現(xiàn)時，我可以使用我仍然擁有的所有其余部分。我只是將 chiplet 處理器從 3 更改為 4，然后繼續(xù)前進?！?/p>

至于物理問題，除了需要進行更多模擬和驗證之外，Davidmann 認為沒有任何實際影響。

新的小芯片挑戰(zhàn)

目前，AMD 和英特爾等大公司使用內(nèi)部設(shè)計的小芯片，基本上將 SoC 或 ASIC 分解為不同的功能。

西門子高級封裝解決方案總監(jiān) Tony Mastroianni 表示：“要做到這一點，由于沒有小芯片生態(tài)系統(tǒng)，他們需要同時進行多個芯片設(shè)計，因為所有這些芯片都需要設(shè)計為協(xié)同工作以構(gòu)建一個完整的系統(tǒng)?！睌?shù)字產(chǎn)業(yè)軟件. “如果它是一個大型 ASIC，你將它分解成分層塊?？芍貜褪褂玫?IP 主要用于您的模擬和高速 I/O。使用 chiplet，現(xiàn)在您可以將“超級 ASIC”分解為更小的 chiplet，但您不一定必須使用相同的過程，您可以利用它來發(fā)揮自己的優(yōu)勢。如果你有一個大處理器，你可以使用 5nm 或 3nm 工藝。如果你有模擬/混合信號，你可以使用一個更便宜的過程，在這方面效果更好。也可能有專門的 IP 只能在非常昂貴的節(jié)點中使用。如果你只需要一個接口，為什么不把它構(gòu)建到一個小芯片中呢？”

圖 1：chiplet 生態(tài)系統(tǒng)中的 IP

但當涉及到由不同代工廠開發(fā)的小芯片時，情況就大不相同了。“你必須考慮這些標準，并確保獲得所有正確的電壓，”Mastroianni 說?！凹词顾鼇碜酝粋€代工廠，你也必須擔心這一點，因為它們的批次不同，所以根據(jù)定義，它們是兩種不同的芯片。這意味著有不同的角落，無論如何你都必須處理它。如果它們是在不同的工藝上制造的，那將使其更具挑戰(zhàn)性。其中很多是通過 die-to-die 接口處理的——幾乎就像一個 SerDes 接口——將它解耦，這些接口被設(shè)計成那樣。它更多的是其他信號的問題，比如可能需要一些連接的低速 I/O，所以你必須擔心它。但通常，這些接口并不那么重要。這些標準協(xié)議涵蓋了高速 I/O。”

雖然 3D 設(shè)計有很多進展，但尚不清楚這對商業(yè)小芯片是否有意義。“在 3D 中，布局布線工具將能夠支持不同的技術(shù)，”他說?！八麄儗⑻幚磉@個問題，這是一個非常 IC、以布局布線為中心的流程。無論您是否甚至需要為將要放在一起的每個小芯片建立模型，它們實際上都將作為一個整體設(shè)計在一起。你可能有一個可以作為小芯片出售的標準，但那將是個例外。”

今天，今天大多數(shù)小芯片活動都在2.5D中?！澳憧赡茉谥薪閷雍推渌?ASIC 上有多個 3D 芯片，因為同樣，即使你有 3D，由于熱限制，你可以堆疊的數(shù)量也有實際限制，”Mastroianni 說。“當你把它們疊起來時，你不得不擔心熱量。這是更大的挑戰(zhàn)之一，同時受制于十字線尺寸。然而，您可以使用中介層或有機基板超越這一點。”

芯片/小芯片/系統(tǒng)架構(gòu)師如何與封裝技術(shù)團隊和 ASIC 設(shè)計團隊合作，以確定不同技術(shù)中可用的 IP 是小芯片設(shè)計的另一個重要方面。

“與 ASIC 設(shè)計相比，需要更多的架構(gòu)規(guī)劃，一旦你有了 ASIC 和規(guī)格，你只需轉(zhuǎn)動曲柄，就可以做你的芯片了。小芯片不同。那里還涉及其他步驟。盡管如此，一旦你設(shè)計了 3D 芯片，它仍然可以作為小芯片重新使用。它只是一個三高或四高的小芯片，就像在 HBM 中一樣。在那里，您將需要將所有內(nèi)容集成到一個封裝中，”他說。

Chiplet 通信

一個 chiplet 究竟如何與另一個 chiplet 通信是另一個需要解決的挑戰(zhàn)，尤其是對于由多個代工廠開發(fā)的 chiplet。這是許多標準工作的重點所在。

Intrinsic ID 的首席執(zhí)行官 Pim Tuyls 說：“如果你不能與來自其他地方的小芯片進行通信，你就無法對它做任何事情?！薄叭缓竽阈枰硪粋€芯片，將一種類型的通信轉(zhuǎn)換為另一種通信，這只會讓它變得更加復雜。它并沒有因此變得不那么復雜。與此相關(guān)的是安全。如果沒有鉤子和角，就無法保證安全。例如，如果小芯片沒有公鑰加密機制，您將無能為力。有時您可以使用軟件進行修復，但您必須為此做好準備。小芯片的通信和安全級別的標準化將變得非常非常重要?！?/p>

是德科技首席應(yīng)用開發(fā)工程師兼科學家 Matthew Ozalas表示，理想情況下，每個小芯片都被視為對物理封裝不敏感的獨立塊。然而，這并不總是一種選擇。

“例如，彼此靠近的小芯片可能會以熱、電磁或其他物理方式相互作用，”O(jiān)zalas 解釋道?！耙獙Υ祟惤换ミM行建模，您需要對小芯片內(nèi)部的布局結(jié)構(gòu)進行分析。代工廠已經(jīng)在創(chuàng)建復雜的封裝模型，但這些封裝流程目前基于所有 IP 都包含在代工廠的“保護傘”中的假設(shè)。如果有來自多個代工廠的小芯片，更高級別的組裝和分析可能成為主要的絆腳石。電路、布局和基板的復雜模型都被認為是敏感的。因此，標準化需要在小芯片內(nèi)實現(xiàn)低層結(jié)構(gòu)的協(xié)同仿真，同時通過適當?shù)募用鼙Ｗo每個代工廠的個人 IP。除了這些 IP 和多物理問題之外，還有更傳統(tǒng)的基于布局的組裝挑戰(zhàn)，例如不同的堆疊、連接和跨小芯片的驗證，這些問題也必須以標準化的方式處理。”

但多代工廠方法的開發(fā)速度還有待觀察。Flex Logix首席執(zhí)行官 Geoff Tate對生態(tài)系統(tǒng)充滿信心，但表示最初的實施將主要來自同一代工廠?！八麄儗⒉捎貌煌腒GD方法，機械規(guī)格將不同，如果多小芯片設(shè)備上有一個，誰愿意自己弄清楚問題是什么，”他說?！昂芸赡苄⌒酒壳爸粫谝粋€代工廠的生態(tài)系統(tǒng)中使用。臺積電可能愿意混合來自多個工藝節(jié)點的自己設(shè)計/工藝的小芯片，因為他們了解即將到來的元素并希望最終客戶的業(yè)務(wù)?！?/p>

Tate補充說，這一切都不會在一夜之間發(fā)生。“沒有一套標準的小芯片可用于標準化接口，”他說。沒有標準化的方法來測試和保證 chiplet 的制造可靠性（高溫和低溫測試已在芯片中得到驗證，但正在為 chiplet 開發(fā)）。沒有一套經(jīng)過驗證的自動化設(shè)計工具可以將小芯片集成到基板上。沒有一個供應(yīng)商生態(tài)系統(tǒng)可以集成來自多個供應(yīng)商的小芯片。一個供應(yīng)商不信任另一個供應(yīng)商的流程。來自不同工藝的小芯片將具有不同的熱膨脹系數(shù)，從而導致機械可靠性問題/擔憂。如果組裝好的基板不起作用，誰擁有問題？在經(jīng)過驗證的生態(tài)系統(tǒng)發(fā)展起來并且基板成本下降之前，小芯片對于主流來說是不實用的，”Tate 補充道。

結(jié)論

小芯片即將到來。問題是小芯片的采購速度有多快、范圍有多廣，以及理想的應(yīng)用是什么。

可以肯定的是，設(shè)計和制造的各種過程中并沒有解決所有問題，使公司能夠從選項菜單中進行選擇，將這些設(shè)備集成到系統(tǒng)中，并確信它會按預期工作。這需要時間。但這個方向已經(jīng)牢牢確立——并被一些最大的芯片制造商證明是行之有效的——即使尚不清楚半導體行業(yè)的其他公司何時或如何到達那里，以及在此過程中會遇到什么樣的問題。

審核編輯 ：李倩