2024年6月25日 周二 19：00-20：30中星聯(lián)華科技將舉辦《深度解析高速串行信號(hào)的誤碼測(cè)試》“碼”上行動(dòng)系列線上講堂。

將深入講解當(dāng)前高速信號(hào)的發(fā)展趨勢(shì)、挑戰(zhàn)及難點(diǎn)，分析高速串行信號(hào)傳輸?shù)脑聿⒅v解如何進(jìn)行高速串行信號(hào)的誤碼測(cè)試，帶您全面掌握高速誤碼分析儀的基本概念、原理、框架，并剖析如何通過誤碼分析儀注抖和加噪來完成壓力眼測(cè)試，同時(shí)將與大家探討高速誤碼分析儀的典型應(yīng)用如高速互聯(lián)、高速芯片、數(shù)據(jù)中心、高速背板、光模塊、光通信等。

關(guān)于高速串行信號(hào)的誤碼測(cè)試

隨著數(shù)字電路工作速度的提高，PCB、連接器、背板上信號(hào)的傳輸速率也越來越高，其中串行數(shù)據(jù)通信在傳輸中占據(jù)主導(dǎo)地位。按照最嚴(yán)格性能標(biāo)準(zhǔn)制造的擁有精密設(shè)計(jì)的各種高速互連的PCIE/ETH/VPX背板，以及高速線纜，在當(dāng)今社會(huì)對(duì)于高速信號(hào)需求普遍存在的大背景下變得至關(guān)重要。背板是嵌入式系統(tǒng)中的通信主干，必須按照嚴(yán)格的信號(hào)完整性標(biāo)準(zhǔn)進(jìn)行設(shè)計(jì)，以確保系統(tǒng)內(nèi)模塊之間及時(shí)、準(zhǔn)確的數(shù)據(jù)傳輸。

高速IEEE ETH以太網(wǎng)主流速率已經(jīng)從10G支持到100G、200G、400G，消費(fèi)電子類的高速總線USB3/4/PCIE6的信號(hào)速率已經(jīng)覆蓋了從2.5G到64Gbps的速率范圍，高速FPGA的串行高速接口速率則從8Gbps猛增到28Gbps，DSP和ADC/DAC從3Gbps過渡到32Gbps。

高信號(hào)完整性對(duì)于實(shí)現(xiàn)故障安全操作至關(guān)重要。要滿足高速傳輸?shù)男阅茴A(yù)期，特別是高速接收端的性能， 接收端容限測(cè)試至關(guān)重要。

RX接收端是整個(gè)高速鏈路的最終環(huán)節(jié)，接收端測(cè)試由于在芯片內(nèi)部，在絕大多數(shù)場(chǎng)景無法直接觀測(cè)信號(hào)完整性問題。最主流的方式是通過創(chuàng)建壓力眼來模擬真實(shí)世界最苛刻的運(yùn)行環(huán)境。誤碼儀是構(gòu)建和校準(zhǔn)壓力眼的核心測(cè)試儀器。對(duì)于一個(gè)高速傳輸鏈路，接收端需要在最嚴(yán)苛的環(huán)境中保證可靠的接收傳輸?shù)臄?shù)據(jù)。發(fā)送端和鏈路上的各種信號(hào)完整性問題都會(huì)惡化信號(hào)，減小接收機(jī)的余量。接收端測(cè)試需要誤碼分析儀注入多種不同類型的抖動(dòng)和噪聲等壓力信號(hào)，模擬嚴(yán)苛復(fù)雜的真實(shí)環(huán)境，來完成RX接收端的抖動(dòng)容限和噪聲容限測(cè)試。

SL3000B系列高性能誤碼儀能夠針對(duì)各種高速協(xié)議標(biāo)準(zhǔn)和非標(biāo)的速率進(jìn)行接收端容限測(cè)試。

SL3000B系列高性能誤碼儀

SL3000B具有強(qiáng)大的模塊化設(shè)計(jì)，單機(jī)設(shè)備支持6個(gè)可擴(kuò)展功能槽位，靈活配置不同模塊，每通道支持1GBaud到最高32GBaud，速率連續(xù)可調(diào)，沒有斷點(diǎn)，支持NRZ/PAM4信號(hào)切換，支持各種常用的碼型(prbs7/9/11/13/15/23/3l,prbs7Q~31Q,SSPRQ用戶自定義碼型)及多種隨機(jī)碼型和高級(jí)自定義碼型，支持JTOL/ITOL測(cè)試，支持RJ、PJ、SJ、BUJ抖動(dòng)注入功能，支持DMI、CMI和寬帶噪聲注入功能，支持SSC擴(kuò)頻時(shí)鐘注入功能，具有眼圖特征信息分析功能，通道間ps級(jí)別分辨率相位精確可調(diào)功能。