91欧美超碰AV自拍|国产成年人性爱视频免费看|亚洲 日韩 欧美一厂二区入|人人看人人爽人人操aV|丝袜美腿视频一区二区在线看|人人操人人爽人人爱|婷婷五月天超碰|97色色欧美亚州A√|另类A√无码精品一级av|欧美特级日韩特级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

FinFet Process Flow—啞柵極的形成

中科院半導(dǎo)體所 ? 來(lái)源:半導(dǎo)體與物理 ? 2025-01-14 13:55 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

本文主要介紹FinFet Process Flow—啞柵極的形成。

c2e8549e-d0cc-11ef-9310-92fbcf53809c.png

鰭片(Fin)的形成及其重要性

鰭片是FinFET器件三維結(jié)構(gòu)的關(guān)鍵組成部分,它類似于魚(yú)鰭的形狀,因此得名。鰭片的高度直接決定了FinFET的柵極寬度,這對(duì)于控制電流流動(dòng)至關(guān)重要。在22nm及以下技術(shù)節(jié)點(diǎn)中,由于鰭片尺寸非常小,通常通過(guò)SADP(Self-Aligned Double Patterning)或SAQP(Self-Aligned Quadruple Patterning)等圖案化技術(shù)來(lái)實(shí)現(xiàn)。

c2f80f60-d0cc-11ef-9310-92fbcf53809c.png

初步處理與ILD層沉積

ILD層沉積

隨后,在清潔后的晶圓上沉積一層ILD(Inter Layer Dielectric)一般使用SiO2 Coat。ILD的主要作用是在鰭片之間提供電氣隔離,并作為后續(xù)CMP(化學(xué)機(jī)械拋光)過(guò)程中的填充材料。選擇適當(dāng)?shù)腎LD材料對(duì)于確保良好的電學(xué)性能和平坦度非常重要。

c30d7d1e-d0cc-11ef-9310-92fbcf53809c.png

ILD CMP

接下來(lái)進(jìn)行的是ILD CMP,即使用氮化硅(SiN)作為終點(diǎn)檢測(cè)材料來(lái)進(jìn)行化學(xué)機(jī)械拋光。CMP的目標(biāo)是使ILD層表面變得非常平坦,以便于后續(xù)的圖案化和蝕刻操作。CMP過(guò)程中必須精確控制拋光量,以避免過(guò)度侵蝕下面的關(guān)鍵結(jié)構(gòu)。

c3252e28-d0cc-11ef-9310-92fbcf53809c.png

移除SiN和墊氧化層

CMP完成后,需要移除覆蓋在鰭片上的氮化硅硬掩膜以及墊氧化層。這個(gè)步驟通常通過(guò)濕法蝕刻完成,它不僅清除了這些臨時(shí)保護(hù)層,還暴露出鰭片頂部的硅表面,為后續(xù)的摻雜做準(zhǔn)備。

c33f08b6-d0cc-11ef-9310-92fbcf53809c.png

犧牲氧化層生長(zhǎng)與阱區(qū)摻雜

犧牲氧化層生長(zhǎng)

緊接著,在鰭片表面生長(zhǎng)一層薄的犧牲氧化層。該層用于后續(xù)的阱區(qū)摻雜過(guò)程中保護(hù)鰭片免受直接損傷。此外,犧牲氧化層還可以幫助定義摻雜區(qū)域的邊界,提高摻雜精度。

c350abe8-d0cc-11ef-9310-92fbcf53809c.png

阱區(qū)摻雜

應(yīng)用一個(gè)阱區(qū)植入掩模,并執(zhí)行離子注入以形成通道和基板之間的隔離阱。這個(gè)步驟是為了創(chuàng)建p型或n型阱區(qū),從而為PMOS和NMOS器件分別提供適當(dāng)?shù)谋尘皳诫s。之后,移除犧牲氧化層并清洗晶圓,確保沒(méi)有殘留物影響后續(xù)工藝。

c37fcc98-d0cc-11ef-9310-92fbcf53809c.png

啞柵極結(jié)構(gòu)形成

啞柵極氧化層沉積

為了構(gòu)建臨時(shí)的柵極結(jié)構(gòu),先在晶圓上沉積一層啞柵極氧化層。這層氧化物將作為后續(xù)多晶硅沉積和平坦化的基礎(chǔ)。

c38a7d6e-d0cc-11ef-9310-92fbcf53809c.png

多晶硅沉積與CMP

然后,在整個(gè)晶圓表面沉積一層多晶硅,并通過(guò)CMP使其平坦化。多晶硅層將充當(dāng)臨時(shí)柵極材料,直到最終的高k金屬柵極替換它為止。CMP過(guò)程中要保證多晶硅層厚度均勻,以支持后續(xù)的圖案化步驟。

硬掩膜沉積

接著,在多晶硅層上沉積一層硬掩膜(HM),用于指導(dǎo)后續(xù)的柵極圖案化。根據(jù)技術(shù)節(jié)點(diǎn)的不同,如果柵極間距大于80nm,則可以使用單次193nm浸沒(méi)式光刻來(lái)形成線-空?qǐng)D案;而對(duì)于更小的柵極間距,則需要采用如SADP或SAQP等倍增技術(shù)。硬掩膜的選擇和沉積條件對(duì)于后續(xù)圖案化的精度至關(guān)重要。

c3a871de-d0cc-11ef-9310-92fbcf53809c.png

柵極圖案化

應(yīng)用柵極掩模以在光刻膠中形成線-空?qǐng)D案。經(jīng)過(guò)硬掩膜蝕刻、光刻膠剝離和清潔后,再施加切割掩模并通過(guò)蝕刻切斷硬掩膜線條圖案。最后,利用形成的硬掩膜圖案蝕刻多晶硅,從而創(chuàng)建出設(shè)計(jì)好的啞柵極結(jié)構(gòu)。

c3c0c324-d0cc-11ef-9310-92fbcf53809c.png

c3de437c-d0cc-11ef-9310-92fbcf53809c.png

c3f98a24-d0cc-11ef-9310-92fbcf53809c.png

參考文獻(xiàn)

[1]Bellingham, Washington, USA : SPIE, [2016] | Includes bibliographical references and index.

[2]Maurya, Ravindra Kumar, and Brinda Bhowmick. "Review of FinFET devices and perspective on circuit design challenges."Silicon14.11 (2022): 5783-5791.

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 柵極
    +關(guān)注

    關(guān)注

    1

    文章

    187

    瀏覽量

    21719
  • FinFET
    +關(guān)注

    關(guān)注

    12

    文章

    260

    瀏覽量

    92261

原文標(biāo)題:FinFet Process Flow-啞柵極的形成

文章出處:【微信號(hào):bdtdsj,微信公眾號(hào):中科院半導(dǎo)體所】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    重磅研究:7nm FinFET 性能優(yōu)化的隱藏密碼 —— 柵極與鰭片間距調(diào)控

    Gate和FinSpaceVariation對(duì)應(yīng)力調(diào)制及FinFET性能的影響隨著半導(dǎo)體工藝持續(xù)向先進(jìn)節(jié)點(diǎn)演進(jìn),圖形化工藝偏差引發(fā)的細(xì)微效應(yīng)已成為器件性能優(yōu)化的核心考量要素。普迪飛
    的頭像 發(fā)表于 02-05 16:22 ?1050次閱讀
    重磅研究:7nm <b class='flag-5'>FinFET</b> 性能優(yōu)化的隱藏密碼 —— <b class='flag-5'>柵極</b>與鰭片間距調(diào)控

    技術(shù)報(bào)告 | Gate 和 Fin Space Variation 對(duì)應(yīng)力調(diào)制及 FinFET 性能的影響

    技術(shù)報(bào)告·文末下載報(bào)告名稱《Gate和FinSpaceVariation對(duì)應(yīng)力調(diào)制及FinFET性能的影響》關(guān)鍵詞FinFET;7nm技術(shù);TCAD;多晶硅間距(PolyPitch);鰭間距
    的頭像 發(fā)表于 01-22 15:03 ?491次閱讀
    技術(shù)報(bào)告 |  Gate 和 Fin Space Variation 對(duì)應(yīng)力調(diào)制及 <b class='flag-5'>FinFET</b> 性能的影響

    MOSFET柵極閾值電壓Vth

    (1)Vth是指當(dāng)源極與漏極之間有指定電流時(shí),柵極使用的電壓; (2)Vth具有負(fù)溫度系數(shù),選擇參數(shù)時(shí)需要考慮。 (3)不同電子系統(tǒng)選取MOSFET管的閾值電壓Vth并不相同,需要根據(jù)系統(tǒng)的驅(qū)動(dòng)
    發(fā)表于 12-16 06:02

    為什么MOSFET柵極前面要加一個(gè)100Ω電阻

    MOS管是電壓型控制器件,一般情況下MOS管的導(dǎo)通,只需要控制柵極的電壓超過(guò)其開(kāi)啟閾值電壓即可,并不需要柵極電流。所以從本質(zhì)上來(lái)講,MOS管工作室柵極上并不需要串聯(lián)任何電阻。 還有一種情況,也就
    發(fā)表于 12-02 06:00

    如何為EliteSiC匹配柵極驅(qū)動(dòng)器

    為EliteSiC匹配柵極驅(qū)動(dòng)器指南旨在針對(duì)各類高功率主流應(yīng)用,提供為 SiC MOSFET匹配柵極驅(qū)動(dòng)器的專業(yè)指導(dǎo),同時(shí)探索減少導(dǎo)通損耗與功率損耗的有效方法,以最大限度提升SiC器件在導(dǎo)通和關(guān)斷過(guò)程中的電壓與電流效率。
    的頭像 發(fā)表于 11-13 09:46 ?461次閱讀
    如何為EliteSiC匹配<b class='flag-5'>柵極</b>驅(qū)動(dòng)器

    FLOW Digital Infrastructure宣布在東京市中心新建數(shù)據(jù)中心

    平臺(tái)FLOW Digital Infrastructure(簡(jiǎn)稱"FLOW")宣布,其位于東京市中心的新數(shù)據(jù)中心已開(kāi)工建設(shè)。該新數(shù)據(jù)中心由兩棟建筑組成,分別命名為T(mén)K7和TK8,總IT負(fù)載達(dá)30MW。首
    的頭像 發(fā)表于 07-31 17:31 ?680次閱讀

    體硅FinFET和SOI FinFET的差異

    在半導(dǎo)體制造領(lǐng)域,晶體管結(jié)構(gòu)的選擇如同建筑中的地基設(shè)計(jì),直接決定了芯片的性能上限與能效邊界。當(dāng)制程節(jié)點(diǎn)推進(jìn)到22nm以下時(shí),傳統(tǒng)平面晶體管已無(wú)法滿足需求,鰭式場(chǎng)效應(yīng)晶體管(FinFET) 以其
    的頭像 發(fā)表于 06-25 16:49 ?2246次閱讀
    體硅<b class='flag-5'>FinFET</b>和SOI <b class='flag-5'>FinFET</b>的差異

    軟通動(dòng)力與Qualsen(高勘技術(shù))達(dá)成戰(zhàn)略合作,打造通信行業(yè)“資源”智能管理新模式

    近日,軟通動(dòng)力與高勘(廣州)技術(shù)有限公司(以下簡(jiǎn)稱“高勘”)在廣州正式簽署戰(zhàn)略合作協(xié)議。此次合作,雙方將圍繞運(yùn)營(yíng)商資源管理、光纖傳感技術(shù)合作、海內(nèi)外市場(chǎng)拓展等領(lǐng)域展開(kāi)深度合作,聯(lián)手推動(dòng)通信行業(yè)
    的頭像 發(fā)表于 06-09 19:16 ?1215次閱讀

    矽塔柵極驅(qū)動(dòng)IC原廠代理供應(yīng)

    柵極驅(qū)動(dòng)IC 矽塔的柵極驅(qū)動(dòng)解決方案具有全系統(tǒng)化、性能高效穩(wěn)定的產(chǎn)品特點(diǎn),同時(shí)可為客戶有效降低方案成本, 可用于60-900V 雙NMOS柵極驅(qū)動(dòng),P+N MOS驅(qū)動(dòng)和單NMOS驅(qū)動(dòng)。我矽塔的
    發(fā)表于 06-07 11:26

    矽塔柵極驅(qū)動(dòng)IC原廠代理供應(yīng)

    柵極驅(qū)動(dòng)IC 矽塔的柵極驅(qū)動(dòng)解決方案具有全系統(tǒng)化、性能高效穩(wěn)定的產(chǎn)品特點(diǎn),同時(shí)可為客戶有效降低方案成本, 可用于60-900V 雙NMOS柵極驅(qū)動(dòng),P+N MOS驅(qū)動(dòng)和單NMOS驅(qū)動(dòng)。我矽塔的
    發(fā)表于 05-30 15:20

    FinFET與GAA結(jié)構(gòu)的差異及其影響

    本文介紹了當(dāng)半導(dǎo)體技術(shù)從FinFET轉(zhuǎn)向GAA(Gate-All-Around)時(shí)工藝面臨的影響。
    的頭像 發(fā)表于 05-21 10:51 ?3929次閱讀
    <b class='flag-5'>FinFET</b>與GAA結(jié)構(gòu)的差異及其影響

    FinFET技術(shù)在晶圓制造中的優(yōu)勢(shì)

    本文通過(guò)介紹傳統(tǒng)平面晶體管的局限性,從而引入FinFET技術(shù)的原理、工藝和優(yōu)勢(shì)。
    的頭像 發(fā)表于 04-14 17:23 ?1648次閱讀
    <b class='flag-5'>FinFET</b>技術(shù)在晶圓制造中的優(yōu)勢(shì)

    柵極技術(shù)的工作原理和制造工藝

    本文介紹了集成電路制造工藝中的柵極的工作原理、材料、工藝,以及先進(jìn)柵極工藝技術(shù)。
    的頭像 發(fā)表于 03-27 16:07 ?2379次閱讀
    <b class='flag-5'>柵極</b>技術(shù)的工作原理和制造工藝

    納祥科技NX7011,具備較低的柵極電荷的30V 30A雙N溝道MOSFET,可替代AP20G02BDF

    柵極電荷
    深圳市納祥科技有限公司
    發(fā)布于 :2025年03月27日 09:10:43

    晶體管柵極結(jié)構(gòu)形成

    柵極(Gate)是晶體管的核心控制結(jié)構(gòu),位于源極(Source)和漏極(Drain)之間。其功能類似于“開(kāi)關(guān)”,通過(guò)施加電壓控制源漏極之間的電流通斷。例如,在MOS管中,柵極電壓的變化會(huì)在半導(dǎo)體表面形成導(dǎo)電溝道,從而調(diào)節(jié)電流的導(dǎo)
    的頭像 發(fā)表于 03-12 17:33 ?3185次閱讀
    晶體管<b class='flag-5'>柵極</b>結(jié)構(gòu)<b class='flag-5'>形成</b>