91欧美超碰AV自拍|国产成年人性爱视频免费看|亚洲 日韩 欧美一厂二区入|人人看人人爽人人操aV|丝袜美腿视频一区二区在线看|人人操人人爽人人爱|婷婷五月天超碰|97色色欧美亚州A√|另类A√无码精品一级av|欧美特级日韩特级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內(nèi)不再提示

在IP集成器中調(diào)試AXI接口有哪些優(yōu)勢?

YCqV_FPGA_EETre ? 來源:未知 ? 作者:胡薇 ? 2018-04-18 15:28 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

用戶可以使用IP集成器連接IP模塊創(chuàng)建復雜的系統(tǒng)設計。通過接口構建基于模塊的設計,一般情況下接口包含多個總線和大量的信號線。因此,為了方便在硬件上調(diào)試那些包含大量接口的設計,就需要驗證設計的接口連接。

IP集成器的AXI接口調(diào)試特性提供了這種支持。通過使用System ILA IP,可以讓用戶更容易的監(jiān)聽和調(diào)試總線接口和設計模塊的信號。實現(xiàn)調(diào)試功能的第一步是給接口或者線加上debug標記。只需要簡單的點擊鼠標右鍵,在彈出的菜單里選擇Debug。AXI接口或者IP集成器上可以看到的其他接口都可以被打上Debug的標記。

下一步設計輔助器可以自動地將接口和線連接到System ILA IP,設計輔助器也會為System ILA配置一些主要的功能。如果需要的話,用戶可以進一步配置。需要debug的線被打上標記并連接到System ILA IP后,下一步需要檢驗設計。這是為了確保所有的線和接口正確的接到了System ILA。

校驗設計后,不再需要額外的步驟,與后續(xù)的流程是無縫銜接的。點擊實現(xiàn)設計和生成bitstream,用戶可以完成所有的流程,然后快速的調(diào)試。在硬件管理器中,由于經(jīng)過綜合和實現(xiàn)接口被保護了,所以它們是以組的形式在波形窗口顯示的。這樣就不需要對AXI的行為做很復雜的解釋,否則就需要對每個接口做信號級的分析。用戶可以看到多個AXI接口的傳輸,由事件觸發(fā),與系統(tǒng)同步采集數(shù)據(jù)。而且,它們可以使能協(xié)議校驗,或者其他的有助于準確調(diào)試的特定選項。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • AXI
    AXI
    +關注

    關注

    1

    文章

    145

    瀏覽量

    17946
  • IP集成器
    +關注

    關注

    0

    文章

    4

    瀏覽量

    5885

原文標題:使用IP集成器調(diào)試AXI接口

文章出處:【微信號:FPGA-EETrend,微信公眾號:FPGA開發(fā)圈】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    使用AXI4接口IP核進行DDR讀寫測試

    本章的實驗任務是 PL 端自定義一個 AXI4 接口IP 核,通過 AXI_HP 接口
    的頭像 發(fā)表于 11-24 09:19 ?3746次閱讀
    使用<b class='flag-5'>AXI</b>4<b class='flag-5'>接口</b><b class='flag-5'>IP</b>核進行DDR讀寫測試

    如何使用AXI VIPAXI4(Full)主接口中執(zhí)行驗證和查找錯誤

    AXI 基礎第 2 講 一文,曾提到賽靈思 Verification IP (AXI VIP) 可用作為
    發(fā)表于 07-08 09:31 ?4470次閱讀

    使用AXI-Full接口IP進行DDR的讀寫測試

    首先對本次工程進行簡要說明:本次工程使用AXI-Full接口IP進行DDR的讀寫測試。我們的DDR讀寫IP
    的頭像 發(fā)表于 07-18 09:53 ?7172次閱讀
    使用<b class='flag-5'>AXI</b>-Full<b class='flag-5'>接口</b>的<b class='flag-5'>IP</b>進行DDR的讀寫測試

    XILINX FPGA IPAXI Traffic Generator

    AXI Traffic Generator IP 用于AXI4和AXI4-Stream互連以及其他AX
    的頭像 發(fā)表于 11-23 16:03 ?5377次閱讀
    XILINX FPGA <b class='flag-5'>IP</b>之<b class='flag-5'>AXI</b> Traffic Generator

    AXI4S接口視頻協(xié)議視頻IP的應用總結

    介紹本文總結了AXI4S接口視頻協(xié)議,該協(xié)議視頻IP的應用,對于做過BT.1120總線的,這部分學習起來一點問題沒有,只不過信號名稱稍微
    發(fā)表于 11-14 15:15

    Northwest Logic支持Xilinx IP集成器工具流

    Northwest Logic? 的 ?DMA? 內(nèi)核現(xiàn)已支持 ?Vivado? 設計套件的 ?IP? 集成器工具流。 IP? 集成器流可
    發(fā)表于 02-09 08:12 ?480次閱讀
    Northwest Logic支持Xilinx <b class='flag-5'>IP</b><b class='flag-5'>集成器</b>工具流

    AXI接口簡介_AXI IP核的創(chuàng)建流程及讀寫邏輯分析

    本文包含兩部分內(nèi)容:1)AXI接口簡介;2)AXI IP核的創(chuàng)建流程及讀寫邏輯分析。 1AXI簡介(本部分內(nèi)容參考官網(wǎng)資料翻譯) 自定義
    的頭像 發(fā)表于 06-29 09:33 ?1.8w次閱讀
    <b class='flag-5'>AXI</b><b class='flag-5'>接口</b>簡介_<b class='flag-5'>AXI</b> <b class='flag-5'>IP</b>核的創(chuàng)建流程及讀寫邏輯分析

    如何使用Xilinx AXI進行驗證和調(diào)試

    了解如何使用Xilinx AXI驗證IP有效驗證和調(diào)試AXI接口。 該視頻回顧了使用的好處,以及如何使用示例設計進行模擬。
    的頭像 發(fā)表于 11-20 06:38 ?4765次閱讀

    如何使用Vivado Design Suite IP Integrator的調(diào)試AXI接口

    了解如何使用Vivado Design Suite IP Integrator有效地調(diào)試AXI接口。 本視頻介紹了如何使用該工具的好處,所需的調(diào)試
    的頭像 發(fā)表于 11-29 06:00 ?4600次閱讀

    自定義sobel濾波IP核,IP接口遵守AXI Stream協(xié)議

    自定義sobel濾波IPIP接口遵守AXI Stream協(xié)議
    的頭像 發(fā)表于 08-06 06:04 ?4694次閱讀

    FPGA程序設計:如何封裝AXI_SLAVE接口IP

    FPGA程序設計的很多情形都會使用到AXI接口總線,以PCIe的XDMA應用為例,XDMA兩個AXI
    的頭像 發(fā)表于 10-30 12:32 ?5248次閱讀
    FPGA程序設計:如何封裝<b class='flag-5'>AXI</b>_SLAVE<b class='flag-5'>接口</b><b class='flag-5'>IP</b>

    ZYNQDMA與AXI4總線

    接口的構架 ZYNQ,支持AXI-Lite,AXI4和AXI-Stream三種總線,但PS
    的頭像 發(fā)表于 11-02 11:27 ?5163次閱讀
    ZYNQ<b class='flag-5'>中</b>DMA與<b class='flag-5'>AXI</b>4總線

    全面介紹ZYNQ-AXI互聯(lián)IP

    ,它使用通用的AXI4接口系統(tǒng)中移動或轉換數(shù)據(jù),而不解釋數(shù)據(jù)。 這些基礎的IP各自有自己的常用的功能,下面列舉出一部分AXI
    的頭像 發(fā)表于 05-11 14:52 ?8020次閱讀
    全面介紹ZYNQ-<b class='flag-5'>AXI</b>互聯(lián)<b class='flag-5'>IP</b>

    AXI_GP接口AXI_HP接口的相關內(nèi)容

    學習關于ZYNQ IP的GP接口和HP接口的異同,介紹關于AXI_GP接口
    的頭像 發(fā)表于 07-03 14:17 ?5069次閱讀

    自定義AXI-Lite接口IP及源碼分析

    Vivado 自定義 AXI4-Lite 接口IP,實現(xiàn)一個簡單的 LED 控制功能,并將其掛載到
    發(fā)表于 06-25 16:31 ?5051次閱讀
    自定義<b class='flag-5'>AXI</b>-Lite<b class='flag-5'>接口</b>的<b class='flag-5'>IP</b>及源碼分析