功率放大器 (PA) 線性化是無(wú)線接入網(wǎng) (RAN) 面臨的一項(xiàng)關(guān)鍵挑戰(zhàn)，其對(duì)計(jì)算資源要求嚴(yán)苛。而隨著網(wǎng)絡(luò)向更高頻段、更大帶寬和更加動(dòng)態(tài)的流量負(fù)載發(fā)展，對(duì)精準(zhǔn)數(shù)字預(yù)失真 (DPD) 的需求也變得愈發(fā)迫切。

過(guò)去，DPD 通常依賴針對(duì)特定 PA 和部署場(chǎng)景調(diào)優(yōu)的固定 DSP 算法。然而，隨著系統(tǒng)需求的演進(jìn)，使用固定流水線已無(wú)法獲得理想的結(jié)果。這正是 AI 增強(qiáng)型 DPD 的價(jià)值所在，而 Altera Agilex SoC FPGA 為實(shí)現(xiàn)這一技術(shù)提供了理想的平臺(tái)。

AI + DSP：利用統(tǒng)一工具鏈，實(shí)現(xiàn)更智能的預(yù)失真

利用 DSP Builder、Quartus Prime 及第三方 AI 軟件，工程師能夠在協(xié)調(diào)一致的環(huán)境中將 AI 模型集成至傳統(tǒng) DPD 處理鏈中。這種協(xié)同設(shè)計(jì)方法讓工程師能夠：

無(wú)縫集成機(jī)器學(xué)習(xí)模型進(jìn)行 DSP 預(yù)處理或后處理；

在多種 DPD 拓?fù)浣Y(jié)構(gòu)和 AI 模型精度之間進(jìn)行迭代；

快速評(píng)估資源占用、時(shí)延和線性化準(zhǔn)確率之間的權(quán)衡方案；

針對(duì)實(shí)際部署，探索兼顧功耗、性能和占用面積的理想配置。

無(wú)論是采用行為模型、記憶多項(xiàng)式還是基于深度學(xué)習(xí)的估計(jì)器，這種工具鏈都能夠支持快速實(shí)驗(yàn)，并助力生產(chǎn)級(jí) DPD 解決方案的快速收斂。

對(duì)無(wú)線基礎(chǔ)設(shè)施的重要性

功率放大器效率會(huì)直接影響基站功耗，這是密集部署和邊緣節(jié)點(diǎn)中的重大問(wèn)題。基于 AI 的 DPD 不僅能提升頻譜效率，還可降低功率回退需求和散熱壓力，尤其是當(dāng)部署在 Agilex FPGA 這類專為低時(shí)延并行處理設(shè)計(jì)的硬件上時(shí)，效果更為顯著。

通過(guò)將傳統(tǒng) DSP 信號(hào)鏈與可編程邏輯中的 AI 推理模塊相結(jié)合，設(shè)計(jì)人員能夠更加靈活自由地優(yōu)化射頻性能。基于 FPGA 的 AI 不僅使混合架構(gòu)成為可能，更使其具備了實(shí)際應(yīng)用的可行性。

利用 FPGAi 實(shí)現(xiàn)

從實(shí)驗(yàn)室到部署的跨越

Altera 提供的統(tǒng)一工具鏈可以助力無(wú)線系統(tǒng)設(shè)計(jì)人員實(shí)現(xiàn)快速迭代、進(jìn)行深度探索，并最終交付更高性能的 RAN 解決方案。

通過(guò)在 FPGA 邏輯結(jié)構(gòu)內(nèi)完成 AI + DSP 流水線的仿真、測(cè)試和部署，您能夠更加輕松地實(shí)現(xiàn)從概念到落地的轉(zhuǎn)化過(guò)程。