文章來源：學(xué)習(xí)那些事

原文作者：小陳婆婆

本文介紹了從InFO-MS到InFO_SoW的先進(jìn)封裝技術(shù)。

在先進(jìn)封裝技術(shù)向超大型、晶圓級系統(tǒng)集成深化演進(jìn)的過程中，InFO 系列（InFO-MS、InFO-3DMS）與 CoWoS-L、InFO_SoW 等技術(shù)持續(xù)突破創(chuàng)新。

這些技術(shù)通過工藝融合與架構(gòu)重構(gòu)，在高帶寬存儲器集成、三維異構(gòu)堆疊、晶圓級系統(tǒng)構(gòu)建等方面實現(xiàn)突破，既優(yōu)化了成本與性能平衡，又滿足了 HPC、AI 加速器等場景對高帶寬、高密度互連的需求，推動封裝技術(shù)向更廣闊的系統(tǒng)級擴(kuò)展維度邁進(jìn)，本文分述如下：

板載存儲芯片的InFO技術(shù)(InFO-MS)

3D多硅InFO(InFO-3DMS)和CoWoS-L

晶圓上 InFO系統(tǒng)(InFO_SoW)

板載存儲芯片的InFO技術(shù)(InFO-MS)

在高性能計算（HPC）系統(tǒng)向超異構(gòu)集成演進(jìn)的背景下，臺積電的InFO-MS（板載存儲器扇出型封裝）技術(shù)通過工藝創(chuàng)新與架構(gòu)重構(gòu)，為高帶寬存儲器（HBM）與邏輯芯片的集成提供了全新解決方案。作為InFO平臺的延伸，該技術(shù)將HBM芯片直接嵌入扇出型塑封料中，再通過高密度重布線層（RDL）實現(xiàn)與SoC的垂直互連，其核心突破在于通過改進(jìn)的RDL線寬/間距（低至2μm/2μm）與嵌入式LSI（局部硅互連）芯片，在保持成本競爭力的同時，實現(xiàn)了媲美CoWoS-R的電氣性能與帶寬密度。

從技術(shù)實現(xiàn)路徑看，InFO-MS采用"芯片預(yù)嵌入+RDL成型"的工藝流程：HBM與SoC芯片首先在晶圓級基板上完成精準(zhǔn)定位，隨后通過光刻工藝構(gòu)建多層銅重布線層，線寬/線距可壓縮至2μm/2μm級別。這種設(shè)計使單塊封裝即可集成多顆異質(zhì)芯片（如邏輯、存儲模塊），并通過扇出型走線實現(xiàn)芯片間橫向互連。值得關(guān)注的是，該技術(shù)通過模塊化預(yù)堆疊工藝，使存儲單元可獨立測試后嵌入系統(tǒng)，顯著提升了生產(chǎn)良率與設(shè)計靈活性。

針對第三方HBM的兼容性挑戰(zhàn)，InFO-MS通過自適應(yīng)工藝調(diào)整與嚴(yán)格公差控制，解決了不同廠商存儲芯片在封裝過程中的對齊難題。

從成本與布局靈活性看，InFO-MS通過復(fù)用現(xiàn)有InFO產(chǎn)線設(shè)備，將高端封裝的準(zhǔn)入門檻降低了30%以上。與CoWoS-R相比，該技術(shù)無需依賴硅轉(zhuǎn)接板，轉(zhuǎn)而采用有機(jī)基板與扇出工藝的結(jié)合，在保持超薄封裝外形（0.5mm量級）的同時，實現(xiàn)了光罩尺寸的突破——當(dāng)前量產(chǎn)產(chǎn)品已覆蓋1.7倍光罩，而大于2.5倍光罩的下一代技術(shù)正在研發(fā)中。這種"全局寬松+局部精密"的互連設(shè)計，為構(gòu)建超大型HPC系統(tǒng)（如數(shù)據(jù)中心交換機(jī)）提供了可行性路徑，滿足6.4Tbit/s至25.6Tbit/s級數(shù)據(jù)交換容量對帶寬與延遲的嚴(yán)苛要求。

隨著玻璃基板替代有機(jī)基材的研究推進(jìn)，InFO-MS有望在2026年實現(xiàn)光罩尺寸突破3倍，進(jìn)一步縮小與單片SoC的性能差距。這種技術(shù)演進(jìn)不僅滿足了AI算力芯片、5G基站射頻模塊等高帶寬需求應(yīng)用的需求，更通過模塊化設(shè)計與工藝解耦，為設(shè)計公司開辟了更靈活的制造資源調(diào)配路徑，重新定義了HPC系統(tǒng)集成的成本與性能平衡點。

3D多硅InFO(InFO-3DMS)和CoWoS-L

在先進(jìn)封裝技術(shù)向三維異構(gòu)集成深度演進(jìn)的背景下，InFO-3DMS（3D多硅扇出型封裝）與CoWoS-L技術(shù)通過工藝融合與架構(gòu)創(chuàng)新，重新定義了超大型系統(tǒng)集成的性能與成本平衡點。

作為該領(lǐng)域的標(biāo)志性創(chuàng)新，InFO-3DMS將扇出型重布線層（RDL）與多類型硅芯片（包括有源邏輯、無源器件及局部硅橋）的垂直堆疊相結(jié)合，既保留了InFO工藝的高密度互連優(yōu)勢（線寬/間距低至2μm/2μm），又通過硅橋接片的嵌入式設(shè)計實現(xiàn)了局部亞微米級互連（如0.8μm節(jié)距）。這種"全局扇出+局部精密"的架構(gòu)，使單塊封裝即可集成邏輯、存儲、射頻模塊及無源器件，并通過分層測試流程（先驗證芯粒功能，再組裝至InFO基板）將良率損失控制在行業(yè)領(lǐng)先水平。

CoWoS-L作為CoWoS平臺的延伸，通過局部硅互連（LSI）芯片與RDL層的協(xié)同設(shè)計，解決了傳統(tǒng)硅轉(zhuǎn)接板在成本與靈活性上的瓶頸。其核心突破在于將微型硅橋接片嵌入RDL層中，在特定區(qū)域?qū)崿F(xiàn)超高密度互連（如0.5μm節(jié)距），同時保留有機(jī)基板的大面積布局優(yōu)勢。當(dāng)與InFO-3DMS結(jié)合時，系統(tǒng)架構(gòu)師得以在超大型封裝內(nèi)實現(xiàn)"全局寬松+局部精密"的互連設(shè)計——例如在AI加速器中，通過CoWoS-L完成HBM與計算核心的高速互連，再利用InFO-3DMS將射頻模塊與基帶芯片集成至同一封裝，從而在保持系統(tǒng)成本競爭力的同時，滿足6.4Tbit/s至25.6Tbit/s級數(shù)據(jù)交換容量對帶寬與延遲的嚴(yán)苛要求。

從市場定位看，上圖定性比較揭示了InFO-3DMS與CoWoS-L的技術(shù)差異：前者通過扇出工藝與硅橋接片的結(jié)合，在移動終端與邊緣計算場景中提供超薄封裝（0.5mm量級）與低成本優(yōu)勢；后者則依托硅轉(zhuǎn)接板的高熱導(dǎo)率特性，在HPC領(lǐng)域?qū)崿F(xiàn)更高的帶寬密度（如HBM集成）。這種差異化布局使兩者在AI算力芯片、數(shù)據(jù)中心交換機(jī)等場景中形成互補(bǔ)，共同推動摩爾定律在系統(tǒng)級封裝（SiP）領(lǐng)域的延續(xù)。

晶圓上InFO系統(tǒng)(InFO_SoW)

在超大型系統(tǒng)集成向晶圓級架構(gòu)演進(jìn)的浪潮中，InFO_SoW（晶圓上InFO系統(tǒng)）技術(shù)通過全晶圓級工藝與三維異構(gòu)集成，重新定義了高性能計算（HPC）與AI加速器的封裝邊界。

作為業(yè)界首款晶圓級系統(tǒng)集成方案，該技術(shù)將整個300mm晶圓轉(zhuǎn)化為單一封裝基板，通過超低表面粗糙度的RDL（重布線層）實現(xiàn)芯片間高密度互連——線寬/間距低至5μm/5μm，單層RDL即可構(gòu)建兩倍于傳統(tǒng)基板的布線密度，使30mm級互連的功耗降低15%，信號完整性在28GHz頻段下仍保持優(yōu)異（30mm線路損耗僅0.7dB）。這種架構(gòu)突破不僅消除了傳統(tǒng)封裝中基板與PCB的物理限制，更通過電源分配網(wǎng)絡(luò)（PDN）阻抗降低97%，為超萬兆級數(shù)據(jù)傳輸提供了零損耗的電力供應(yīng)通道。

散熱管理方面，InFO_SoW采用微通道液冷方案，通過2×5陣列加熱器測試結(jié)構(gòu)驗證了其熱穩(wěn)定性：在7000W功率密度（1.2W/mm2）與16℃冷卻水溫條件下，虛擬加熱器最高溫度控制在90℃以下，較傳統(tǒng)倒裝芯片MCM方案降低30%熱阻。值得關(guān)注的是，該技術(shù)通過晶圓級CPI（芯片-封裝-相互作用）研究證明，其熱機(jī)械風(fēng)險顯著低于先進(jìn)制程的倒裝芯片封裝，為超大型系統(tǒng)在數(shù)據(jù)中心機(jī)架中的密集部署提供了可靠性保障。