該CDCM61002是一款高度通用的低抖動(dòng)頻率合成器，可從低頻晶體或LVCMOS輸入生成兩個(gè)低抖動(dòng)時(shí)鐘輸出，可在低壓正發(fā)射極耦合邏輯（LVPECL）、低壓差分信號(hào)（LVDS）或低壓互補(bǔ)金屬氧化物半導(dǎo)體（LVCMOS）輸出之間進(jìn)行選擇，適用于各種有線和數(shù)據(jù)通信應(yīng)用。該CDCM61002具有板載PLL，只需通過(guò)控制引腳即可輕松配置。整體輸出隨機(jī)抖動(dòng)性能小于 1ps、RMS（從 10 kHz 到 20 MHz），使該器件成為 SONET、以太網(wǎng)、光纖通道和 SAN 等要求苛刻應(yīng)用的完美選擇。該CDCM61002采用小型32引腳、5mm×5mm QFN封裝。
*附件：cdcm61002.pdf

該CDCM61002是一款高性能、低相位噪聲、全集成壓控振蕩器（VCO）時(shí)鐘合成器，具有兩個(gè)通用輸出緩沖器，可配置為與LVPECL、LVDS或LVCMOS兼容。每個(gè)通用輸出也可以轉(zhuǎn)換為兩個(gè)LVCMOS輸出。此外，LVCMOS 旁路輸出時(shí)鐘可在輸出配置中提供，有助于晶體負(fù)載，以實(shí)現(xiàn)精確所需的輸入頻率。它有一個(gè)完全集成、低噪聲、基于LC的VCO，工作頻率范圍為1.75 GHz至2.05 GHz。

鎖相環(huán) （PLL） 使 VCO 相對(duì)于輸入同步，輸入可以是低頻晶體。輸出共享一個(gè)來(lái)自VCO內(nèi)核的輸出分壓器。所有器件設(shè)置都通過(guò)控制引腳結(jié)構(gòu)進(jìn)行管理，該結(jié)構(gòu)有兩個(gè)控制預(yù)分頻器和反饋分頻器的引腳，三個(gè)控制輸出分頻器的引腳，兩個(gè)控制輸出類(lèi)型的引腳，以及一個(gè)控制輸出使能的引腳。每當(dāng)PLL設(shè)置（包括輸入頻率、預(yù)分頻器分頻器或反饋分頻器）發(fā)生變化時(shí)，都必須通過(guò)Reset控制引腳發(fā)出復(fù)位（器件復(fù)位為低電平有效）。復(fù)位啟動(dòng) PLL 重新校準(zhǔn)過(guò)程以確保 PLL 鎖定。當(dāng)器件處于復(fù)位狀態(tài)時(shí)，輸出和分頻關(guān)閉。

輸出頻率（f 外 ）與輸入時(shí)鐘的頻率成正比（f 在 ).反饋分頻器、輸出分頻器和VCO頻率集f外關(guān)于 f 在 .有關(guān)常見(jiàn)有線和數(shù)據(jù)通信應(yīng)用程序的配置設(shè)置，請(qǐng)參閱。對(duì)于其他應(yīng)用，用于計(jì)算所需輸出所需的精確晶體振蕩器頻率。

通過(guò)使用控制引腳，可以從 1、2、3、4、6 或 8 中選擇輸出分壓器。反饋分頻器和預(yù)分頻器分頻器組合可以分別從 25 和 3、24 和 3、20 和 4 或 15 和 5 中進(jìn)行選擇，也可以使用控制引腳。顯示了CDCM61002的高級(jí)框圖。

該器件在3.3 V電源環(huán)境中工作，工作溫度范圍為–40°C至+85°C。

特性

• 一個(gè)晶體/LVCMOS基準(zhǔn)輸入，包括24.8832 MHz、25 MHz和
  26.5625 MHz
• 輸入頻率范圍：21.875 MHz 至
  28.47 MHz
• 片上VCO工作頻率范圍為1.75 GHz至2.05 GHz
• 2 個(gè)輸出可用：
  • 引腳可選擇 LVPECL、LVDS 或 2-LVCMOS;工作電壓為 3.3 V
• 提供LVCMOS旁路輸出
• 輸出頻率可通過(guò)單個(gè)輸出分頻器的 /1、/2、/3、/4、/6、/8 選擇
• 支持常見(jiàn)的 LVPECL/LVDS 輸出頻率：
  • 62.5 兆赫、74.25 兆赫、75 兆赫、77.76 兆赫、100 兆赫、106.25 兆赫、125 兆赫、
    150 兆赫、155.52 兆赫、156.25 兆赫、159.375 兆赫、187.5 兆赫、200 兆赫、212.5 兆赫、
    250 兆赫、311.04 兆赫、312.5 兆赫、622.08 兆赫、625 兆赫
• 支持常見(jiàn)的LVCMOS輸出頻率：
  • 62.5 兆赫、74.25 兆赫、75 兆赫、77.76 兆赫、100 兆赫、106.25 兆赫、125 兆赫、
    150 兆赫、155.52 兆赫、156.25 兆赫、159.375 兆赫、187.5 兆赫、200 兆赫、212.5 兆赫、
    250 兆赫
• 輸出頻率范圍：43.75 MHz 至 683.264 MHz
• 內(nèi)部PLL環(huán)路帶寬：400 kHz
• 高性能 PLL 內(nèi)核：
  • 相位噪聲通常為–146 dBc/Hz，5 MHz失調(diào)，625 MHz LVPECL輸出
  • 隨機(jī)抖動(dòng)通常為 0.509 ps，RMS（10 kHz 至 20 MHz），適用于 625 MHz LVPECL 輸出
• 輸出占空比校正至 50% （± 5%）
• LVPECL輸出上的低輸出偏斜為20 ps
• 使用控制引腳進(jìn)行分頻器編程：
  • 兩個(gè)引腳，用于預(yù)分頻器/反饋分頻器
  • 三個(gè)用于輸出分壓器的引腳
  • 兩個(gè)用于輸出選擇的引腳
• 提供芯片使能控制引腳
• 3.3V 內(nèi)核和 I/O 電源
• 工業(yè)溫度范圍：–40°C 至 +85°C
• 5mm × 5mm、32引腳、QFN （RHB） 封裝
• ESD 保護(hù)超過(guò) 2 kV （HBM）

參數(shù)

方框圖

?1. 產(chǎn)品概述?
CDCM61002是德州儀器（TI）推出的高性能、低抖動(dòng)時(shí)鐘發(fā)生器，集成電壓控制振蕩器（VCO），支持多種輸出配置（LVPECL/LVDS/LVCMOS）。主要特性包括：

• ?輸入頻率范圍?：21.875 MHz至28.47 MHz（支持晶體/LVCMOS參考輸入）。
• ?VCO頻率范圍?：1.75 GHz至2.05 GHz。
• ?輸出頻率范圍?：43.75 MHz至683.264 MHz（通過(guò)分頻器可調(diào)）。
• ?低抖動(dòng)性能?：隨機(jī)抖動(dòng)典型值0.509 ps（RMS，10 kHz–20 MHz）。
• ?輸出類(lèi)型?：2路可配置輸出（LVPECL/LVDS/2-LVCMOS）和1路LVCMOS旁路輸出。

?2. 關(guān)鍵特性?

• ?靈活配置?：通過(guò)控制引腳設(shè)置分頻比（/1至/8）、輸出類(lèi)型及使能狀態(tài)。
• ?低相位噪聲?：典型值-146 dBc/Hz（625 MHz LVPECL輸出，5 MHz偏移）。
• ?應(yīng)用場(chǎng)景?：SONET、以太網(wǎng)、光纖通道、SATA、HDTV等高速數(shù)據(jù)通信系統(tǒng)。
• ?封裝與工作條件?：5 mm × 5 mm 32引腳QFN封裝，工業(yè)級(jí)溫度范圍（-40°C至+85°C）。

?3. 功能模塊?

• ?PLL核心?：集成400 kHz帶寬鎖相環(huán)，支持快速鎖定。
• ?VCO校準(zhǔn)?：上電或復(fù)位時(shí)自動(dòng)校準(zhǔn)，確保頻率穩(wěn)定性。
• ?電源管理?：3.3 V供電，內(nèi)置LDO穩(wěn)壓器，需外接10 μF電容（REG_CAP1/2引腳）。

?4. 設(shè)計(jì)注意事項(xiàng)?

• ?熱管理?：需將封裝底部散熱焊盤(pán)焊接至PCB以降低結(jié)溫。
• ?電源濾波?：建議使用鐵氧體磁珠隔離模擬與數(shù)字電源，減少噪聲干擾。
• ?輸出端接?：
  • ?LVPECL?：150 Ω終端電阻至VCC-2 V。
  • ?LVDS?：100 Ω差分終端。
  • ?LVCMOS?：串聯(lián)22 Ω電阻匹配傳輸線阻抗。

?5. 典型配置示例?

• ? 輸入25 MHz，輸出312.5 MHz（LVPECL） ?：功耗約432.3 mW（含外部電阻損耗）。
• ? 輸入26.5625 MHz，輸出212.5 MHz（LVCMOS） ?：功耗約405.24 mW（驅(qū)動(dòng)5 pF負(fù)載）。

?6. 文檔附加信息?

• ?修訂歷史?：多次更新輸入接口描述、電氣特性及熱管理建議。
• ?封裝選項(xiàng)?：提供卷帶（RHBR）和剪切帶（RHBT）封裝，符合RoHS標(biāo)準(zhǔn)。

?結(jié)論?
CDCM61002是一款高集成度、低抖動(dòng)的時(shí)鐘解決方案，適用于對(duì)時(shí)序要求嚴(yán)苛的通信和數(shù)據(jù)處理系統(tǒng)，其靈活的配置和優(yōu)異的性能使其成為替代傳統(tǒng)晶體振蕩器的理想選擇。