半導(dǎo)體領(lǐng)域正經(jīng)歷快速變革，尤其是在人工智能（AI）爆發(fā)式增長(zhǎng)、對(duì)更高處理性能及能效需求持續(xù)攀升的背景下。傳統(tǒng)的片上系統(tǒng)（SoC）設(shè)計(jì)方案在尺寸與成本方面逐漸觸及瓶頸。此時(shí)，Multi-Die設(shè)計(jì)應(yīng)運(yùn)而生，將SoC拆分為多個(gè)稱為芯粒的芯片，并集成到單一封裝內(nèi)，成功突破了上述限制。

基于芯粒的設(shè)計(jì)方案具備多項(xiàng)優(yōu)勢(shì)：在AI與高性能計(jì)算（HPC）應(yīng)用中，通過將計(jì)算、存儲(chǔ)與輸入輸出（I/O）功能解耦，助力提升計(jì)算能力；在汽車與邊緣AI應(yīng)用場(chǎng)景下，將大型芯片拆分為尺寸更小、更適配量產(chǎn)的元器件，從而提高生產(chǎn)良率與產(chǎn)品可靠性；借助對(duì)封裝內(nèi)部芯粒組合的靈活重構(gòu)，能夠快速推出新產(chǎn)品，縮短產(chǎn)品迭代周期。

芯粒設(shè)計(jì)最佳實(shí)踐

對(duì)于考慮采用芯粒設(shè)計(jì)方案的開發(fā)者，以下是八項(xiàng)最佳實(shí)踐：

從合理的系統(tǒng)分區(qū)入手

首先將系統(tǒng)設(shè)計(jì)拆解為計(jì)算、存儲(chǔ)、I/O等功能模塊，并明確哪些功能應(yīng)作為獨(dú)立芯粒存在。針對(duì)高性能元器件，選擇先進(jìn)的工藝節(jié)點(diǎn)；而對(duì)于性能要求較低的模塊，則選用技術(shù)成熟、性價(jià)比高的工藝節(jié)點(diǎn)。在此過程中，需精心平衡速度、功耗與系統(tǒng)整體效率之間的權(quán)衡關(guān)系。此外，還應(yīng)考慮系統(tǒng)的可擴(kuò)展性，選擇能夠支持未來升級(jí)或功能變更的標(biāo)準(zhǔn)與接口。

為每個(gè)芯粒選擇合適的工藝節(jié)點(diǎn)

并非所有功能皆可從最新技術(shù)中獲得同等程度的提升。例如，存儲(chǔ)器的微縮效率通常不及邏輯電路，因此在較成熟的工藝節(jié)點(diǎn)上制造存儲(chǔ)器芯粒，既能降低成本，又不會(huì)影響性能。在集成芯粒時(shí)，需考慮芯粒應(yīng)采用3D堆疊結(jié)構(gòu)（以實(shí)現(xiàn)更低延遲與功耗），還是2.5D并排布局（以簡(jiǎn)化實(shí)現(xiàn)流程）。

精心規(guī)劃Die-to-Die連接

選擇合適的接口對(duì)芯粒間實(shí)現(xiàn)無(wú)縫通信至關(guān)重要。UCIe等行業(yè)標(biāo)準(zhǔn)在Die-to-Die連接領(lǐng)域的應(yīng)用正日益廣泛。設(shè)計(jì)時(shí)需確保連接帶寬與系統(tǒng)所需的數(shù)據(jù)吞吐量相匹配，同時(shí)兼顧主數(shù)據(jù)與邊帶控制數(shù)據(jù)的傳輸需求。此外，還需精心規(guī)劃封裝內(nèi)芯粒的布局與互連方式來優(yōu)化物理結(jié)構(gòu)，確保設(shè)計(jì)符合目標(biāo)尺寸與形狀要求。根據(jù)物理布局的不同，Die-to-Die接口可用的“邊緣區(qū)域”（beachfront）面積會(huì)有所差異，可能需要采用不同的接口配置。切勿忽視熱管理的重要性，單一封裝內(nèi)的多個(gè)芯?？赡墚a(chǎn)生熱點(diǎn)，因此必須在設(shè)計(jì)中融入充足的冷卻與散熱方案。

了解先進(jìn)的封裝方案

選擇合適的封裝技術(shù)是實(shí)現(xiàn)設(shè)計(jì)目標(biāo)的關(guān)鍵。封裝方案涵蓋從傳統(tǒng)有機(jī)基板到支持更高密度與性能的先進(jìn)中介層等多種類型。設(shè)計(jì)時(shí)需綜合考慮外形尺寸與整體成本：先進(jìn)封裝方案通常具備更強(qiáng)的性能，但實(shí)施成本更高、復(fù)雜度也更大。要確保開發(fā)時(shí)間表預(yù)留足夠時(shí)間用于全面測(cè)試與良率管理。每個(gè)芯粒都應(yīng)單獨(dú)測(cè)試，確保僅選擇“已知合格芯?！保↘GD）進(jìn)行最終組裝。在Die-to-Die接口中加入冗余與修復(fù)功能，有助于提升組裝、測(cè)試及量產(chǎn)階段的封裝良率。此外，需密切監(jiān)控供應(yīng)鏈，確保所有芯粒組件與封裝材料的采購(gòu)穩(wěn)定可靠。

設(shè)計(jì)時(shí)融入安全考量

安全應(yīng)作為所有基于芯粒的系統(tǒng)的基礎(chǔ)要素。需確保每個(gè)芯粒都通過信任根（RoT）進(jìn)行認(rèn)證與錨定，以防止未授權(quán)訪問，并安全管理密鑰（尤其在多租戶環(huán)境中）。通過加密技術(shù)與安全通信協(xié)議保護(hù)芯粒間傳輸?shù)臄?shù)據(jù)。同時(shí)，需規(guī)劃安全啟動(dòng)流程，從硬件與軟件兩個(gè)層面防范篡改行為。

投入開展系統(tǒng)級(jí)設(shè)計(jì)與驗(yàn)證

盡早且高頻率地開展系統(tǒng)級(jí)仿真與硬件輔助驗(yàn)證，有助于在硬件制造前發(fā)現(xiàn)集成問題，節(jié)省寶貴的時(shí)間與資源。采用軟硬件協(xié)同設(shè)計(jì)模式，可加速開發(fā)進(jìn)程，縮短產(chǎn)品上市時(shí)間。為單個(gè)芯粒與最終封裝系統(tǒng)制定完善的測(cè)試計(jì)劃也至關(guān)重要，這是確?？煽啃耘c性能的關(guān)鍵。分級(jí)測(cè)試等新方法可用于評(píng)估單個(gè)芯粒，并驗(yàn)證其在Multi-Die設(shè)計(jì)中組裝后的性能。此外，還需投入資源開展系統(tǒng)級(jí)熱建模與串?dāng)_分析，以準(zhǔn)確評(píng)估最終產(chǎn)品中的Multi-Die相互作用。

聚焦控制與管理系統(tǒng)

許多芯粒（尤其在數(shù)據(jù)中心環(huán)境中）可受益于專用的控制與管理系統(tǒng)。這類系統(tǒng)配備CPU，負(fù)責(zé)管理初始化、低速外設(shè)以及RoT等安全功能。通過收集、匯總與分發(fā)遙測(cè)數(shù)據(jù)，這類系統(tǒng)還能提升芯片的可靠性、可用性與可服務(wù)性（RAS）。

借力生態(tài)系統(tǒng)合作伙伴與專業(yè)技術(shù)

由于芯粒技術(shù)與方案仍相對(duì)較新且在持續(xù)演進(jìn)，與經(jīng)驗(yàn)豐富的伙伴合作至關(guān)重要。新思科技等行業(yè)領(lǐng)導(dǎo)者不僅提供經(jīng)過硅驗(yàn)證的IP解決方案，還提供設(shè)計(jì)服務(wù)與封裝指導(dǎo)。這些IP解決方案正與Arm計(jì)算子系統(tǒng)（CSS）集成，以進(jìn)一步加快芯粒開發(fā)速度、降低風(fēng)險(xiǎn)。及時(shí)了解最新的芯粒標(biāo)準(zhǔn)也同樣關(guān)鍵：通用UCIe聯(lián)盟、JEDEC等行業(yè)組織會(huì)提供關(guān)于芯粒技術(shù)新進(jìn)展的重要更新與資源；而imec、ASRA等機(jī)構(gòu)則在為汽車行業(yè)制定專門的芯粒提案與指導(dǎo)規(guī)范。

釋放基于芯粒設(shè)計(jì)的優(yōu)勢(shì)

基于芯粒的設(shè)計(jì)方案為打造下一代高性能系統(tǒng)提供了靈活且可擴(kuò)展的路徑。設(shè)計(jì)團(tuán)隊(duì)通過遵循上述最佳實(shí)踐，能夠從容應(yīng)對(duì)（芯粒設(shè)計(jì)的）復(fù)雜性，充分發(fā)揮基于芯粒方案的優(yōu)勢(shì)。若需在整個(gè)芯粒開發(fā)周期（從概念構(gòu)思到產(chǎn)品落地）中獲取專業(yè)指導(dǎo)，建議與精通從芯片到系統(tǒng)集成全領(lǐng)域的專家展開合作。