91欧美超碰AV自拍|国产成年人性爱视频免费看|亚洲 日韩 欧美一厂二区入|人人看人人爽人人操aV|丝袜美腿视频一区二区在线看|人人操人人爽人人爱|婷婷五月天超碰|97色色欧美亚州A√|另类A√无码精品一级av|欧美特级日韩特级

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

芯粒技術的專利保護挑戰(zhàn)與應對策略

穎脈Imgtec ? 2025-09-18 12:15 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

本文由TechSugar編譯自SemiWiki


半導體行業(yè)中,許多產品由獨立制造和分銷的組件組裝而成,這一特點為商業(yè)專利保護帶來了特殊考量。而芯粒(Chiplet)的出現,則打破了這種傳統模式,它所涉及的專利保護問題多樣且復雜。


芯粒技術:后摩爾時代的創(chuàng)新突破

系統級芯片(System-on-a-Chip,簡稱SoC)作為集成電路領域的核心產品,能夠在單一封裝內實現完整計算機功能,憑借低功耗、高性能的特性,成為智能手機、高端筆記本電腦物聯網設備等產品的“核心大腦”。

傳統SoC將中央處理器CPU)、存儲器、輸入/輸出電路等核心功能模塊集成在單一半導體材料(如硅片)上,以完整芯片形式完成制造和分銷。

隨著中央處理器(CPU)、圖形處理器(GPU)、現場可編程門陣列(FPGA)等高性能運算(HPC)芯片性能的持續(xù)提升,以及人工智能AI)、車聯網、5G等應用相繼興起,各類應用場景對高帶寬、高算力、低延時、低功耗的需求愈發(fā)強烈。在此背景下,“后摩爾時代”下的異構集成芯片技術——Chiplet(芯粒)應運而生。

芯粒技術的核心思想是“先分后合”,即將傳統單芯片的功能模塊拆分為獨立制造的微芯片(即芯粒),再通過先進封裝技術將這些芯粒集成封裝,最終形成具備系統級功能的芯片產品。每個芯粒都是承擔特定功能的基礎模塊,通過模塊化組合實現傳統 SoC 的完整功能。

與傳統單芯片系統級芯片(SoC)相比,基于芯粒的系統級芯片(SoC)具有多方面優(yōu)勢,包括:通過對單個芯粒進行測試可提高生產良率;芯??刹捎貌煌圃旃に囍谱?,因此設計靈活性更高;以及通過組裝現成的芯粒,可簡化系統級芯片(SoC)的設計流程。

270953dc-9446-11f0-8ce9-92fbcf53809c.png圖1:傳統單芯片系統級芯片(SoC)與基于芯粒的系統級芯片(SoC)


相關法律規(guī)定

芯粒技術的普及在推動芯片產業(yè)創(chuàng)新的同時,也帶來了知識產權保護的新難題。目前,針對這一新興領域的法律法規(guī)體系尚未完全成熟,專利保護面臨諸多挑戰(zhàn)。

對于傳統單芯片 SoC 這類整體式設備,專利侵權判定邏輯相對清晰:任何人制造、進口或銷售包含專利保護發(fā)明的完整芯片,即構成專利侵權。由于傳統芯片采用一次性整體制造模式,其內部功能模塊的劃分不影響侵權判定——只要芯片整體包含專利權利要求的全部技術特征,即從制造環(huán)節(jié)構成侵權。

然而,芯粒技術的出現打破了這一傳統格局。由于單個芯粒可能涉及多個技術領域和廠商,知識產權歸屬呈現碎片化特征,管理難度顯著增加。實踐中,申請人在為SoC相關發(fā)明(如架構改進、功能實現技術等)申請專利時,仍習慣以傳統單芯片SoC為基礎,將權利要求限定為完整芯片的特征,這種做法極易導致后續(xù)維權困境。

具體而言,若某專利權利要求針對的是在基于芯粒的系統級芯片(SoC)中所實現的發(fā)明,其技術特征可能分散在不同芯粒中,這意味著單個芯粒無法單獨包含該發(fā)明的全部特征。因此,單個芯粒的制造商(或進口商、銷售商)可能不構成直接侵權。只有當這些芯粒最終組裝成系統級芯片(SoC)時,才可能構成專利直接侵權。而這會導致供應鏈中的大部分環(huán)節(jié)處于未受保護狀態(tài),進而削弱專利的商業(yè)價值。

盡管間接侵權制度可能提供補充保護路徑——即單個芯粒雖未包含全部專利特征,仍可能被認定為對SoC專利的間接侵權,但實踐中證明間接侵權的難度極大。尤其是在芯粒制造商與下游組裝方分屬不同法域的跨境交易場景中,管轄權沖突、舉證責任分配等問題進一步加劇了維權難度。


芯粒時代的專利布局建議

針對芯粒技術的特點,廠商在專利布局階段需調整策略,確保專利權利要求能夠覆蓋“模塊化制造、分布式分銷”的產品形態(tài),實現對直接侵權行為的有效規(guī)制。在計算機芯片領域,這意味著專利權利要求應盡可能精準覆蓋單個芯粒,而非局限于完整SoC。

通常情況下,一項發(fā)明的核心創(chuàng)新點往往體現在某一特定子組件(如特定功能芯粒)的技術特征上。通過精細化篩選權利要求的技術特征,可將保護范圍聚焦于該核心子組件——使單獨制造、銷售該子組件的行為即構成直接侵權。對于僅為發(fā)明提供技術背景、對核心創(chuàng)新無實質影響的要素,只需在權利要求中間接提及,無需列為侵權判定的必要條件。

需要強調的是,隨著技術迭代,“整體式產品”的定義正不斷演變,芯粒技術已深刻改變了SoC的制造范式。因此,建議相關企業(yè)咨詢熟悉芯片技術領域的專業(yè)專利代理人,結合技術特點與法律實踐,制定適配芯粒時代的專利保護方案,確保創(chuàng)新成果獲得充分保護。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯系本站處理。 舉報投訴
  • 集成電路
    +關注

    關注

    5452

    文章

    12572

    瀏覽量

    374532
  • 半導體
    +關注

    關注

    339

    文章

    30737

    瀏覽量

    264079
  • chiplet
    +關注

    關注

    6

    文章

    495

    瀏覽量

    13601
  • 芯粒
    +關注

    關注

    1

    文章

    85

    瀏覽量

    424
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    Cadence工具如何解決設計中的信號完整性挑戰(zhàn)

    設計中,維持良好的信號完整性是最關鍵的考量因素之一。隨著芯片制造商不斷突破性能與微型化的極限,確保組件間信號的純凈性與可靠性面臨著前所未有的巨大挑戰(zhàn)。對于需要應對信號完整性與電源
    的頭像 發(fā)表于 12-26 09:51 ?328次閱讀
    Cadence工具如何解決<b class='flag-5'>芯</b><b class='flag-5'>粒</b>設計中的信號完整性<b class='flag-5'>挑戰(zhàn)</b>

    汽車電磁兼容性 法規(guī)07系列(UN/ECE R10)新增內容明細與應對策略分析

    UN/ECER10.07已于2025年6月生效,并將于2029年9月起對所有新車型強制實施。此次升級主要針對智能網聯(5G/V2X)、自動駕駛(ADS)及電動化帶來的新挑戰(zhàn)。一、核心挑戰(zhàn)應對策略
    的頭像 發(fā)表于 11-27 23:58 ?1559次閱讀
    汽車電磁兼容性 法規(guī)07系列(UN/ECE R10)新增內容明細與<b class='flag-5'>應對策略</b>分析

    UCIe協議代際躍遷驅動開放生態(tài)構建

    在芯片技術從 “做大單片” (單片SoC)向 “小芯片組合” (式設計)轉型的當下,一套統一的互聯標準變得至關重要。UCIe協議便是一套
    的頭像 發(fā)表于 11-14 14:32 ?1276次閱讀
    UCIe協議代際躍遷驅動開放<b class='flag-5'>芯</b><b class='flag-5'>粒</b>生態(tài)構建

    電壓暫降發(fā)生后,有哪些應對策略?

    電壓暫降發(fā)生后的應對策略需分 “ 電網側(源頭控制與快速恢復) ” 和 “ 用戶側(設備保護與損失控制) ”,結合 “緊急處置(發(fā)生后立即行動)” 與 “長期治理(避免重復發(fā)生)”,形成 “止損
    的頭像 發(fā)表于 10-11 17:16 ?1885次閱讀

    借助Arm技術構建計算未來

    在我們近期與業(yè)界伙伴的多次交流中,明顯發(fā)現時代的大幕已徐徐拉開,行業(yè)已經不再抱存對的質疑態(tài)度,而是正在合作解決如何借助
    的頭像 發(fā)表于 09-25 17:18 ?1192次閱讀

    【「AI芯片:科技探索與AGI愿景」閱讀體驗】+半導體芯片產業(yè)的前沿技術

    周期 EUV光源生成方法: NIL技術: 各種光刻技術的關鍵參數及瓶頸 二、集成芯片 1、與異質集成 集成芯片技術支持異質集成,即把不同
    發(fā)表于 09-15 14:50

    技術資訊 I 基于(小晶片)的架構掀起汽車設計革命

    的通信能力的支持,以提升車輛性能、舒適性和安全性。芯片行業(yè)的關鍵進展之一是(小晶片)技術的橫空出世。(小晶片)具有靈活、可擴展且經濟
    的頭像 發(fā)表于 09-12 16:08 ?673次閱讀
    <b class='flag-5'>技術</b>資訊 I 基于<b class='flag-5'>芯</b><b class='flag-5'>粒</b>(小晶片)的架構掀起汽車設計革命

    微電子所在集成電遷移EDA工具研究方向取得重要進展

    隨著高性能人工智能算法的快速發(fā)展,(Chiplet)集成系統憑借其滿足海量數據傳輸需求的能力,已成為極具前景的技術方案。該技術能夠提供高速互連和大帶寬,減少跨封裝互連,具備低成本、
    的頭像 發(fā)表于 09-01 17:40 ?693次閱讀
    微電子所在<b class='flag-5'>芯</b><b class='flag-5'>粒</b>集成電遷移EDA工具研究方向取得重要進展

    電源噪聲的來源與應對策略

    在電子系統的復雜海洋中,電源噪聲如同隱匿的暗礁,悄無聲息地威脅著系統的穩(wěn)定運行。從精密的消費電子產品到龐大的工業(yè)控制系統,電源噪聲的影響無處不在。本文將深入剖析電源噪聲的本質、危害,并結合實際電路模型探討應對策略,為電子系統的可靠設計筑牢根基。
    的頭像 發(fā)表于 08-04 10:45 ?2266次閱讀
    電源噪聲的來源與<b class='flag-5'>應對策略</b>

    科技亮相第三屆開發(fā)者大會

    在剛剛于無錫圓滿落幕的第三屆開發(fā)者大會——這場匯聚全球頂尖芯片企業(yè)、科研機構及產業(yè)鏈專家的盛會上,行科技作為國內Signoff領域的領軍企業(yè),受邀發(fā)表了主題演講《面向3DIC的Signoff
    的頭像 發(fā)表于 07-18 10:22 ?955次閱讀

    淺談辰達MOSFET在USB PD快充電源中的應用挑戰(zhàn)應對

    FAE工程實踐,分析MOSFET在USBPD快充中的關鍵設計要求與應對策略。一、應用背景:MOSFET在USBPD快充中的位置USBPD(PowerDelivery
    的頭像 發(fā)表于 07-08 09:43 ?523次閱讀
    淺談辰達MOSFET在USB PD快充電源中的應用<b class='flag-5'>挑戰(zhàn)</b>與<b class='flag-5'>應對</b>

    晶振偏頻解析:影響因素、檢測方法及應對策略

    。這種偏頻現象可能會導致電子設備的性能下降,甚至出現故障。因此,深入解析晶振偏頻的影響因素、檢測方法及應對策略,對于保障電子設備的穩(wěn)定運行具有重要意義。 晶振偏頻的影響因素 1、溫度變化 溫度是影響晶振頻率穩(wěn)定
    的頭像 發(fā)表于 06-30 10:13 ?1035次閱讀
    晶振偏頻解析:影響因素、檢測方法及<b class='flag-5'>應對策略</b>

    為什么電容屏會 “誤認” 水滴為觸控?聚徽解析濕度干擾的底層邏輯與應對策略

    在雨天使用手機查看地圖,或是。這一現象并非偶然,背后涉及到電容式觸摸屏的工作原理與濕度對其產生干擾的底層邏輯。深入探究這些原理,不僅能讓我們理解故障發(fā)生的原因,還能找到有效的應對策略,避免因濕度干擾
    的頭像 發(fā)表于 06-25 10:43 ?2627次閱讀

    普通整流橋失效模式大解析:短路、過熱與浪涌沖擊應對策略

    實際工程角度出發(fā),解析普通整流橋的常見失效模式——短路、過熱與浪涌沖擊,并提供相應的應對策略,幫助工程師實現更可靠的整流電路設計。一、失效模式一:整流橋短路短路是整流橋
    的頭像 發(fā)表于 06-13 09:48 ?1466次閱讀
    普通整流橋失效模式大解析:短路、過熱與浪涌沖擊<b class='flag-5'>應對策略</b>

    動力電池測試中的直流負載挑戰(zhàn)應對策略

    一、背景與挑戰(zhàn) 動力電池作為電動汽車的核心部件,其性能測試需模擬真實工況下的直流負載特性。然而,在測試過程中,直流負載的高功率、動態(tài)響應及精度要求帶來多重技術挑戰(zhàn): 高功率與能量密度矛盾:大容量
    發(fā)表于 04-02 16:05