終端兼容的 DAC37J84/DAC38J84 系列是一款低功耗、16 位、四通道、 1.6/2.5 GSPS 數(shù)模轉(zhuǎn)換器 （DAC），帶JESD204B接口。

數(shù)字?jǐn)?shù)據(jù)通過 1、2、4 或 8 個(gè)可配置串行JESD204B輸入到設(shè)備 通道運(yùn)行速度高達(dá) 12.5 Gbps，具有片上端接和可編程均衡功能。界面 允許JESD204B子類 1 基于 SYSREF 的確定性延遲和多個(gè) 設(shè)備。
*附件：dac37j84.pdf

該器件具有簡(jiǎn)化復(fù)雜發(fā)射架構(gòu)設(shè)計(jì)的功能。 完全可旁路的 2 倍至 16 倍數(shù)字插值濾波器，阻帶衰減超過 90 dB 簡(jiǎn)化數(shù)據(jù)接口和重建過濾器。片上 48 位數(shù)控 振蕩器 （NCO） 和獨(dú)立的復(fù)雜混頻器可實(shí)現(xiàn)靈活準(zhǔn)確的載體放置。

高性能低抖動(dòng) PLL 簡(jiǎn)化了器件的時(shí)鐘，而不會(huì)顯著降低 對(duì)動(dòng)態(tài)范圍的影響。數(shù)字正交調(diào)制器校正 （QMC） 和群延遲 校正 （QDC） 可對(duì)增益、失調(diào)、相位和組延遲進(jìn)行完整的 IQ 補(bǔ)償 直接上變頻應(yīng)用中的通道?？删幊坦β?a href="http://www.makelele.cn/tags/放大器/" target="_blank">放大器 （PA） 保護(hù) 機(jī)制可用于在電源行為異常的情況下提供 PA 保護(hù) 檢測(cè)到輸入數(shù)據(jù)。

特性

• 分辨率：16 位
• 最大采樣率：
  • DAC37J84：1.6 GSPS
  • DAC38J84：2.5 GSPS
• 最大輸入數(shù)據(jù)速率：1.23GSPS
• JESD204B界面
  • 8 JESD204B串行輸入通道
  • 每通道 12.5 Gbps 最大比特率
  • 子類 1 多 DAC 同步
• 片內(nèi)極低抖動(dòng)PLL
• 可選 1x -16x 插值
• 具有 48 位 NCO/
  或 ±n×Fs/8 的獨(dú)立復(fù)雜混頻器
• 寬帶數(shù)字正交調(diào)制器校正
• Sinx/x 校正濾波器
• 分?jǐn)?shù)樣本組延遲校正
• 多頻段模式：獨(dú)立
  復(fù)數(shù)信號(hào)的數(shù)字求和
• 3/4線串行控制總線（SPI）：1.5V – 1.8V
• 集成溫度傳感器
• JTAG 邊界掃描
• 端子兼容雙通道DAC37J82/
  DAC38J82系列
• 功耗：2.5GSPS 時(shí)為 1.8W
• 封裝：10x10mm，144 球倒裝芯片 BGA

參數(shù)

方框圖

DAC37J84/DAC38J84 是德州儀器推出的四通道 16 位高速數(shù)模轉(zhuǎn)換器（DAC），核心優(yōu)勢(shì)為超高采樣率、高集成度及靈活的信號(hào)處理能力，搭載 JESD204B 高速接口，適用于蜂窩基站、寬帶通信、毫米波回程鏈路等對(duì)帶寬和動(dòng)態(tài)性能要求嚴(yán)苛的場(chǎng)景。

一、核心產(chǎn)品參數(shù)

1. 基礎(chǔ)規(guī)格

• 分辨率與通道：16 位分辨率，4 個(gè)獨(dú)立通道，支持單 / 雙 / 四通道靈活配置
• 采樣與數(shù)據(jù)速率：DAC37J84 最高 1.6 GSPS 采樣率，DAC38J84 最高 2.5 GSPS；輸入數(shù)據(jù)速率最高 1.23 GSPS，支持 1x-16x 數(shù)字插值
• 封裝與溫度：144 引腳 FCBGA 封裝（10mm×10mm）；工作溫度 -40°C 至 85°C，結(jié)溫最高 150°C
• 電源與功耗：多電源供電（0.9V/1.8V/3.3V），2.5 GSPS 時(shí)總功耗約 1.8W，掉電模式功耗低至 112 mW

2. 性能特性

• 靜態(tài)性能：微分非線性（DNL）典型 ±4 LSB，積分非線性（INL）典型 ±6 LSB，無丟失碼；增益誤差典型 ±2% FSR
• 動(dòng)態(tài)性能：2.5 GSPS 采樣、20 MHz 輸出時(shí)，無雜散動(dòng)態(tài)范圍（SFDR）典型 79 dBc，三階交調(diào)失真（IMD3）典型 -83 dBc，噪聲譜密度（NSD）典型 -161 dBFS/Hz
• 輸出特性：滿量程輸出電流 10-30 mA 可調(diào)，輸出阻抗 300 kΩ，通道隔離度 ≥93 dBc，互補(bǔ)電流輸出支持差分驅(qū)動(dòng)
• 時(shí)鐘特性：內(nèi)置低抖動(dòng) PLL，支持外部時(shí)鐘直接輸入或 PLL 倍頻，VCO 頻率范圍 3.7-5.6 GHz

3. 關(guān)鍵功能參數(shù)

• 接口與控制：8 路 JESD204B 串行接口，單 lane 最高 12.5 Gbps 速率；3/4 線 SPI 控制接口（1.5V-1.8V 邏輯）
• 信號(hào)處理：集成 48 位 NCO、獨(dú)立復(fù)數(shù)混頻器、正交調(diào)制校正（QMC）、群時(shí)延校正（GDC）功能
• 輔助功能：支持多頻段信號(hào)數(shù)字求和、功率放大器（PA）保護(hù)、內(nèi)置溫度傳感器，支持 JTAG 邊界掃描

二、關(guān)鍵功能特性

1. 高速接口與同步能力

• JESD204B 接口：支持 1/2/4/8 lane 配置，Subclass 1 子類同步，SYSREF 脈沖實(shí)現(xiàn)多器件確定性延遲同步
• SerDes 優(yōu)化：內(nèi)置自適應(yīng)均衡器、時(shí)鐘恢復(fù)電路，支持 8b/10b 編解碼，抗干擾能力強(qiáng)
• 多設(shè)備同步：通過 SYSREF 信號(hào)實(shí)現(xiàn)多 DAC 相位對(duì)齊，支持復(fù)雜多天線系統(tǒng)應(yīng)用

2. 高靈活信號(hào)處理

• 插值與濾波：1x-16x 可編程插值濾波器，阻帶衰減 >90 dB；內(nèi)置 sinx/x 校正濾波器，補(bǔ)償采樣保持失真
• 混頻與調(diào)制：獨(dú)立復(fù)數(shù)混頻器支持靈活載波放置，粗混頻器支持 ±n×Fs/8 固定頻偏，支持 IQ 增益 / 相位 / 偏移校正
• 增益與延遲控制：通道增益 12-48 dB 可調(diào)，支持精細(xì) / 粗略分?jǐn)?shù)時(shí)延校正，補(bǔ)償鏈路時(shí)序偏差

3. 高可靠性與低功耗設(shè)計(jì)

• 多重保護(hù)機(jī)制：內(nèi)置 PA 保護(hù)功能，監(jiān)測(cè)輸入信號(hào)功率異常時(shí)自動(dòng)衰減輸出；完善的告警機(jī)制（鏈路錯(cuò)誤、PLL 失鎖、SYSREF 異常等）
• 功耗優(yōu)化：支持通道獨(dú)立掉電、睡眠模式，數(shù)字模塊可部分關(guān)斷，插值倍數(shù)越高功耗越低
• 抗干擾設(shè)計(jì)：模擬 / 數(shù)字電源隔離，電源抑制比（PSRR）優(yōu)異，減少電源噪聲對(duì)輸出信號(hào)的影響

三、典型應(yīng)用場(chǎng)景

• 通信系統(tǒng)：蜂窩基站（2G/3G/4G/LTE-A）、多載波發(fā)射機(jī)、寬帶通信鏈路
• 信號(hào)處理：直接數(shù)字合成（DDS）、毫米波 / 微波回程鏈路、功率放大器線性化
• 測(cè)試與測(cè)量：自動(dòng)測(cè)試設(shè)備（ATE）、高速信號(hào)發(fā)生器、電纜基礎(chǔ)設(shè)施

四、設(shè)計(jì)與使用建議

1. 時(shí)鐘與同步設(shè)計(jì)

• 時(shí)鐘配置：優(yōu)先采用低抖動(dòng)外部時(shí)鐘，PLL 模式需優(yōu)化環(huán)路濾波器參數(shù)；CLKIN 支持 LVPECL 差分輸入，擺幅 400-800 mVpp
• 同步配置：多器件同步啟用 JESD204B Subclass 1 模式，SYSREF 脈沖需滿足與 CLKIN 的建立 / 保持時(shí)間要求（各 50 ps）
• 插值選擇：根據(jù)輸出帶寬需求選擇插值倍數(shù)，高頻場(chǎng)景優(yōu)先高插值以簡(jiǎn)化模擬濾波

2. 接口與信號(hào)調(diào)理

• JESD204B 配置：根據(jù) FPGA 接口能力選擇 lane 數(shù)量，長(zhǎng)距離傳輸啟用均衡器；建議啟用擾碼功能降低 EMI
• 輸出驅(qū)動(dòng)：根據(jù)負(fù)載選擇合適的輸出電流和變壓器匹配（1:1 或 4:1 阻抗比），避免輸出電壓超出合規(guī)范圍（-0.5V 至 0.6V）
• SPI 控制：SCLK 頻率最高 20 MHz，寄存器配置后需同步相關(guān)模塊，NCO 頻率設(shè)置需通過 3 個(gè)寄存器分步驟寫入

3. 電源與布線

• 電源配置：嚴(yán)格區(qū)分模擬 / 數(shù)字電源，各電源引腳就近并聯(lián) 0.1 μF 去耦電容，3.3V 電源需額外配置大容量濾波電容
• PCB 布局：高速 SerDes 差分線采用 100 Ω 阻抗控制，長(zhǎng)度匹配；模擬區(qū)域與數(shù)字區(qū)域嚴(yán)格分區(qū)，暴露熱焊盤良好接地
• 抗干擾設(shè)計(jì)：時(shí)鐘線遠(yuǎn)離模擬信號(hào)路徑，JESD204B 信號(hào)采用 AC 耦合，SYSREF 與 CLKIN 布線避免交叉耦合。