該DAC34SH84是一款非常低功耗、高動態(tài)范圍、四通道、16 位 采樣率高達(dá) 1.5 GSPS 的數(shù)模轉(zhuǎn)換器 （DAC）。

該器件包括簡化復(fù)雜傳輸架構(gòu)設(shè)計的功能： 2× 至 16× 數(shù)字插值濾波器具有超過 90 dB 的阻帶衰減，可簡化數(shù)據(jù) 界面和重建過濾器。獨(dú)立的復(fù)雜混合器允許靈活的載體 放置。
*附件：dac34sh84.pdf

高性能低抖動時鐘乘法器簡化了器件的時鐘，無需 對動態(tài)范圍有重大影響。數(shù)字正交調(diào)制器校正 （QMC） 支持 直接上變頻中通道之間的增益、失調(diào)和相位的完整 IQ 補(bǔ)償 應(yīng)用。

數(shù)字?jǐn)?shù)據(jù)通過片上 32 位寬 LVDS 數(shù)據(jù)總線輸入到器件 終止。寬總線允許處理高帶寬信號。該設(shè)備包括一個 FIFO、數(shù)據(jù)模式檢查器和奇偶校驗測試，以簡化輸入接口。該界面還允許 多設(shè)備完全同步。

該器件的特點(diǎn)是在整個工業(yè)溫度范圍內(nèi)運(yùn)行 –40°C 至 85°C，采用 196 引腳、12 mm × 12 mm、0.8 mm 間距 NFBGA 封裝。

DAC34SH84低功耗、高帶寬支持、優(yōu)越的串?dāng)_、高動態(tài)范圍、 并且功能非常適合下一代通信系統(tǒng)。

特性

• 低功耗：1.5 GSPS 時為 1.8 W，全工作
  條件
• 多DAC同步
• 可選 2×、4×、8×、16×插值濾波器
  • 阻帶衰減 > 90 dBc
• 靈活的片上復(fù)合混頻
  • 兩個獨(dú)立的精細(xì)混頻器，帶 32 位
    NCO
  • 省電粗?jǐn)嚢铏C(jī)：±n × f S /8
• 高性能、低抖動時鐘倍增
  PLL
• 數(shù)字 I 和 Q 校正
  • 增益、相位和偏移
• 數(shù)字逆正弦濾波器
• 32位DDR靈活LVDS輸入數(shù)據(jù)總線
  • 8 個樣本輸入 FIFO
  • 支持高達(dá) 750 MSPS 的數(shù)據(jù)速率
  • 數(shù)據(jù)模式檢查器
  • 奇 偶 校驗
• 溫度傳感器
• 差分可擴(kuò)展輸出：10 mA 至 30 mA
• 196 球，12 毫米× 12 毫米 NFBGA

參數(shù)

方框圖

一、產(chǎn)品概述

DAC34SH84 是德州儀器（TI）推出的四通道 16 位超高速低功耗數(shù)模轉(zhuǎn)換器（DAC），核心優(yōu)勢為高采樣率、多通道集成、數(shù)字功能豐富，支持靈活 LVDS 輸入與復(fù)雜信號處理，適用于蜂窩基站、分集發(fā)射、寬帶通信等對帶寬和功耗敏感的高速傳輸場景。文檔版本為 SLAS808E，最初發(fā)布于 2012 年 2 月，2015 年 9 月修訂，器件采用 196 引腳 NFBGA 封裝（12 mm×12 mm），工作溫度范圍 - 40°C 至 85°C。

二、核心參數(shù)與性能特性

1. 基礎(chǔ)規(guī)格

• 分辨率與采樣率 ：16 位分辨率，最高采樣率 1.5 GSPS，支持 2×/4×/8×/16× 可編程插值濾波，輸入數(shù)據(jù)率最高 750 MSPS，適配不同帶寬需求。
• 動態(tài)性能 ：1.5 GSPS 時，20 MHz 輸出 SFDR 達(dá) 78 dBc，50 MHz 輸出 SFDR 達(dá) 74 dBc，IMD3 達(dá) 87 dBc；通道隔離度＞101 dBc，多通道同步性能優(yōu)異；輸出電流范圍 10 mA-30 mA，支持差分 scalable 輸出。
• 信號處理 ：集成 32 位 NCO 的復(fù)雜混頻器、數(shù)字正交調(diào)制校正（QMC）、逆 sinc 濾波器，_stop-band 衰減＞90 dBc，簡化信號鏈設(shè)計。

2. 供電與功耗

• 供電范圍 ：需多組電源供電，AVDD/PLLAVDD（模擬）3.3 V，DACVDD/CLKVDD（核心 / 時鐘）1.35 V，DIGVDD（數(shù)字）1.3 V，IOVDD/IOVDD2（I/O）3.3 V/1.8 V-3.3 V。
• 功耗表現(xiàn) ：1.5 GSPS 全負(fù)載時總功耗僅 1.828 W，低功耗優(yōu)勢顯著；支持通道休眠、PLL 休眠等模式，掉電模式功耗低至 142 mW，適配低功耗場景。

3. 封裝與環(huán)境適應(yīng)性

• 封裝類型 ：196 引腳 NFBGA 封裝，帶裸露熱焊盤，散熱性能優(yōu)異，結(jié)到環(huán)境熱阻（θJA）37.6 °C/W，結(jié)到板熱阻（θJB）16.8 °C/W。
• 可靠性 ：ESD 防護(hù)電壓 ±2000 V（人體模型 HBM）、±500 V（充電器件模型 CDM）；結(jié)溫最高 125°C，長期工作穩(wěn)定性良好。

4. 接口特性

• 數(shù)據(jù)輸入 ：32 位 DDR LVDS 接口，內(nèi)置 100 Ω 終端電阻，支持 8 采樣深度 FIFO，數(shù)據(jù)校驗（奇偶校驗、模式檢查），適配高速數(shù)據(jù)傳輸。
• 控制接口 ：支持 3 線 / 4 線 SPI 串行接口，可配置插值率、混頻模式、增益相位校正等參數(shù)，支持多器件同步。

三、工作模式與功能原理

1. 核心架構(gòu)

四通道獨(dú)立設(shè)計，每通道集成采樣電路、16 位 DAC 核心、數(shù)字處理模塊（插值濾波、混頻、QMC）及 LVDS 接收器；內(nèi)置低抖動 PLL 時鐘倍頻器，支持直接時鐘輸入或 PLL 倍頻模式。

2. 主要工作模式

• 采樣與插值模式 ：支持 1×/2×/4×/8×/16× 插值，插值濾波器_stop-band 衰減＞90 dBc，可推遠(yuǎn)鏡像頻率，簡化外部濾波需求。
• 混頻模式 ：集成兩路獨(dú)立精細(xì)混頻器（32 位 NCO）和節(jié)能粗混頻器（±n×fS/8），支持靈活載波放置，適配不同頻段信號生成。
• 低功耗模式 ：支持通道休眠、PLL 休眠、全局掉電，可根據(jù)場景選擇性關(guān)閉模塊，平衡功耗與性能。
• 同步模式 ：支持雙同步源模式（IOSTR+SYNC），實(shí)現(xiàn)多器件精確相位對齊，適配多天線系統(tǒng)。

3. 關(guān)鍵功能細(xì)節(jié)

• 數(shù)字校正 ：QMC 模塊支持 I/Q 通道增益、相位、偏移校正，抑制 LO 泄漏與邊帶失真，提升調(diào)制精度。
• 時鐘管理 ：內(nèi)置低抖動 PLL，VCO 頻率范圍 2.7 GHz-3.3 GHz，支持 PLL 旁路模式，適配不同時鐘精度需求。
• 診斷與報警 ：集成數(shù)據(jù)模式檢查、奇偶校驗、FIFO 指針碰撞檢測、溫度傳感器，支持硬件報警輸出，提升系統(tǒng)可靠性。

四、應(yīng)用場景與設(shè)計建議

1. 典型應(yīng)用領(lǐng)域

• 蜂窩基站、分集發(fā)射系統(tǒng)、寬帶通信設(shè)備、多通道高速信號發(fā)生器、LTE-Advanced 載波聚合系統(tǒng)等。

2. 設(shè)計關(guān)鍵要點(diǎn)

• 電源設(shè)計 ：模擬電源（AVDD/CLKVDD）需低噪聲供電（推薦 LDO），所有電源引腳就近并聯(lián) 0.1 μF 去耦電容，數(shù)字與模擬電源隔離布線。
• 輸入與時鐘設(shè)計 ：LVDS 輸入需阻抗匹配（50 Ω），差分布線減少串?dāng)_；高速采樣時推薦低抖動時鐘源，PLL 模式需優(yōu)化環(huán)路濾波器設(shè)計。
• 布線與散熱 ：PCB 建議≥6 層，模擬區(qū)與數(shù)字區(qū)分離，關(guān)鍵信號（時鐘、LVDS）差分布線并靠近接地平面；裸露熱焊盤需充分焊接，確保散熱效率。