深度解析DS90URxxx - Q1：5MHz至43MHz DC平衡24位FPD - Link II串行器和解串器芯片組

在汽車電子和顯示應(yīng)用領(lǐng)域，數(shù)據(jù)傳輸?shù)母咝?、穩(wěn)定性和可靠性至關(guān)重要。DS90URxxx - Q1芯片組作為一款專為特定需求設(shè)計的串行器和解串器，為數(shù)據(jù)傳輸提供了出色的解決方案。今天，我們就來深入了解一下這款芯片組。

文件下載：ds90ur241.pdf

一、產(chǎn)品概述

DS90URxxx - Q1芯片組由DS90UR241串行器和DS90UR124解串器組成，它能夠?qū)?4位并行總線轉(zhuǎn)換為帶有嵌入式時鐘信息的全透明數(shù)據(jù)/控制FPD - Link II LVDS串行流。該芯片組支持18位色深的顯示器，適用于汽車級應(yīng)用，通過AEC - Q100 2級認證。

二、主要特性

2.1 數(shù)據(jù)處理與傳輸

• 接口壓縮：實現(xiàn)24:1的接口壓縮，減少了數(shù)據(jù)傳輸路徑，降低了系統(tǒng)成本。通過將24位并行數(shù)據(jù)壓縮為單路串行流，減少了PCB層數(shù)、電纜寬度以及連接器的尺寸和引腳數(shù)量。
• DC平衡與嵌入式時鐘：采用嵌入式時鐘和DC平衡技術(shù)，支持AC耦合數(shù)據(jù)傳輸。這種設(shè)計消除了并行數(shù)據(jù)和時鐘路徑之間的偏斜問題，提高了數(shù)據(jù)傳輸?shù)目煽啃浴＠?，在長距離傳輸中，DC平衡技術(shù)能夠有效減少信號的直流偏移，確保數(shù)據(jù)的準確接收。
• 傳輸距離：能夠驅(qū)動長達10米的屏蔽雙絞線電纜，滿足了許多實際應(yīng)用中的長距離數(shù)據(jù)傳輸需求。

2.2 電氣性能與兼容性

• 像素時鐘范圍：支持5MHz至43MHz的像素時鐘，適用于多種不同分辨率和刷新率的顯示應(yīng)用。
• ESD防護：滿足ISO 10605 ESD標準，具有大于8kV的HBM ESD結(jié)構(gòu)，增強了芯片在復(fù)雜電磁環(huán)境下的可靠性。
• 熱插拔支持：支持熱插拔功能，方便系統(tǒng)的安裝和維護，提高了系統(tǒng)的靈活性。

2.3 低功耗與EMI抑制

• 低功耗設(shè)計：通過優(yōu)化電路設(shè)計和采用低功耗的LVDS信號技術(shù)，降低了系統(tǒng)的功耗。例如，在待機模式下，芯片的功耗顯著降低，延長了設(shè)備的續(xù)航時間。
• EMI抑制：串行器接受擴頻輸入，在串行鏈路上進行數(shù)據(jù)隨機化和混洗，解串器提供可調(diào)的PTO（漸進開啟）LVCMOS輸出，有效降低了電磁干擾。

2.4 內(nèi)置測試與功能模式

• 內(nèi)置自測試（BIST）：具備@Speed BIST功能，可驗證LVDS傳輸路徑，無需額外的測試設(shè)備，方便系統(tǒng)的生產(chǎn)測試和故障診斷。
• 多種功能模式：支持多種功能模式，如電源關(guān)閉模式、三態(tài)模式等，滿足不同應(yīng)用場景的需求。

三、詳細描述

3.1 初始化與鎖定機制

芯片組在數(shù)據(jù)傳輸前需要進行初始化，即同步串行器和解串器的PLL。當VDD達到約2.2V時，串行器的PLL開始鎖定輸入時鐘（TCLK），解串器則通過鎖定串行數(shù)據(jù)流中的嵌入式時鐘來完成初始化。在這個過程中，解串器可以在不需要特殊訓(xùn)練模式或同步字符的情況下鎖定數(shù)據(jù)流，實現(xiàn)真正的“即插即用”。

3.2 數(shù)據(jù)傳輸

數(shù)據(jù)通過TCLK輸入到串行器，TRFB引腳可選擇TCLK的觸發(fā)沿。串行器輸出（DOUT±）用于驅(qū)動點對點連接，同時傳輸CLK1、CLK0、DCA、DCB四個開銷位。CLK1和CLK0作為嵌入式時鐘位，DCB用于直流平衡控制，DCA用于驗證數(shù)據(jù)完整性。

3.3 重新同步與電源管理

如果解串器失去鎖定，它會自動嘗試重新鎖定。當嵌入式時鐘邊緣未被檢測到時，PLL會失去鎖定，解串器會進入重新鎖定狀態(tài)。芯片組支持電源關(guān)閉模式，通過TPWDNB和解串器的RPWDNB引腳控制。在電源關(guān)閉模式下，PLL停止工作，輸出進入三態(tài)，降低了功耗。

3.4 三態(tài)與預(yù)加重

串行器在DEN或TPWDNB引腳為低電平時進入三態(tài)，解串器在REN或RPWDNB引腳為低電平時進入三態(tài)。DS90UR241具有預(yù)加重功能，通過PRE引腳和外部電阻設(shè)置預(yù)加重電平，可補償長距離或有損傳輸介質(zhì)的信號衰減。

3.5 AC耦合與終端匹配

芯片組支持AC耦合互連，通過在LVDS信號路徑中插入外部AC耦合電容實現(xiàn)。接收器輸入級具有內(nèi)置的AC偏置網(wǎng)絡(luò)，將內(nèi)部VCM設(shè)置為+1.8V。為了控制反射和完成電流回路，需要在串行器輸出和解串器輸入處使用100Ω的終端電阻。

3.6 信號質(zhì)量增強與BIST測試

解串器的SLEW引腳可控制LVCMOS輸出的驅(qū)動強度，PTOSEL引腳可選擇漸進開啟模式，減少EMI。芯片組的BIST功能通過BISTEN和BISTM引腳控制，可檢測數(shù)據(jù)傳輸中的位錯誤，并通過PASS引腳報告測試結(jié)果。

四、應(yīng)用信息

4.1 顯示應(yīng)用

DS90URxxx - Q1芯片組適用于主機（圖形處理器）和顯示器之間的接口，支持18位色深（RGB666）和高達1280×480的顯示格式。在RGB666配置中，可通過串行鏈路傳輸18個顏色位、像素時鐘和3個控制位。

4.2 典型應(yīng)用連接

在典型應(yīng)用中，串行器的LVDS輸出使用100Ω終端電阻和100nF耦合電容，旁路電容放置在電源引腳附近。系統(tǒng)GPO控制TPWDNB引腳，TRFB引腳設(shè)置為高電平以在TCLK的上升沿鎖存數(shù)據(jù)。解串器的連接方式類似，通過RRFB引腳選擇時鐘觸發(fā)沿，SLEW引腳控制輸出驅(qū)動強度。

五、電源與布局建議

5.1 電源供應(yīng)

芯片組設(shè)計為從3.3V的輸入核心電壓供電，部分電路提供獨立的電源和接地引腳，以隔離不同電路部分的開關(guān)噪聲。在某些情況下，可以使用外部濾波器為敏感電路（如PLL）提供干凈的電源。

5.2 布局指南

PCB布局應(yīng)提供低噪聲的電源饋送，分離高頻或高電平的輸入和輸出，以減少雜散噪聲的拾取。使用薄介質(zhì)（2至4密耳）的電源/接地夾層可提高電源系統(tǒng)性能，外部旁路電容應(yīng)包括RF陶瓷和鉭電解電容。LVDS互連應(yīng)使用100Ω的耦合差分對，遵循S/2S/3S規(guī)則，減少過孔數(shù)量，保持走線平衡。

六、總結(jié)

DS90URxxx - Q1芯片組憑借其出色的性能和豐富的功能，為汽車電子和顯示應(yīng)用提供了可靠的數(shù)據(jù)傳輸解決方案。在實際設(shè)計中，工程師需要根據(jù)具體應(yīng)用需求，合理選擇芯片的工作模式和參數(shù)，同時注意電源供應(yīng)和PCB布局，以充分發(fā)揮芯片的優(yōu)勢。大家在使用這款芯片組的過程中，有沒有遇到過什么特別的問題呢？歡迎在評論區(qū)分享交流。