探索DS90URxxx-Q1：5MHz至43MHz DC平衡24位FPD-Link II串行器和解串器芯片組

在電子設(shè)計(jì)領(lǐng)域，數(shù)據(jù)傳輸?shù)母咝院头€(wěn)定性一直是工程師們追求的目標(biāo)。今天，我們將深入探討德州儀器（TI）的DS90URxxx - Q1芯片組，它在圖形數(shù)據(jù)傳輸方面表現(xiàn)出色，為我們的設(shè)計(jì)帶來(lái)了新的可能性。

文件下載：ds90ur124.pdf

一、芯片組概述

DS90URxxx - Q1芯片組由DS90UR241串行器和DS90UR124解串器組成，能夠?qū)?4位并行總線轉(zhuǎn)換為帶有嵌入式時(shí)鐘信息的全透明數(shù)據(jù)/控制FPD - Link II LVDS串行流。這個(gè)芯片組專為驅(qū)動(dòng)需要18位色深的顯示器而設(shè)計(jì)，支持RGB666 + HS、VS、DE + 三個(gè)額外通用數(shù)據(jù)通道。其工作頻率范圍為5MHz至43MHz，可在屏蔽雙絞線（STP）上傳輸數(shù)據(jù)長(zhǎng)達(dá)10米。

二、特性亮點(diǎn)

2.1 高兼容性與數(shù)據(jù)壓縮

• 色深支持：支持18位色深的顯示器，滿足大多數(shù)圖形顯示需求。
• 接口壓縮：實(shí)現(xiàn)24:1的接口壓縮，通過(guò)單條串行流傳輸24位總線數(shù)據(jù)，消除了并行數(shù)據(jù)和時(shí)鐘路徑之間的偏斜問(wèn)題，簡(jiǎn)化了PCB走線和電纜傳輸。

2.2 高性能傳輸

• 時(shí)鐘范圍：像素時(shí)鐘范圍為5MHz至43MHz，適用于多種應(yīng)用場(chǎng)景。
• DC平衡與AC耦合：嵌入式時(shí)鐘具有DC平衡功能，支持AC耦合數(shù)據(jù)傳輸，確保數(shù)據(jù)傳輸?shù)姆€(wěn)定性。
• 長(zhǎng)距離驅(qū)動(dòng)：能夠驅(qū)動(dòng)長(zhǎng)達(dá)10米的屏蔽雙絞線電纜，滿足不同的布線需求。

2.3 汽車(chē)級(jí)品質(zhì)

• AEC - Q100認(rèn)證：符合汽車(chē)級(jí)產(chǎn)品AEC - Q100 2級(jí)標(biāo)準(zhǔn)，適用于汽車(chē)電子應(yīng)用。
• ESD保護(hù)：滿足ISO 10605 ESD標(biāo)準(zhǔn)，HBM ESD結(jié)構(gòu)大于8kV，具有良好的靜電防護(hù)能力。

2.4 其他特性

• 無(wú)參考時(shí)鐘需求：解串器無(wú)需參考時(shí)鐘，降低了系統(tǒng)復(fù)雜度。
• 熱插拔支持：支持熱插拔功能，方便系統(tǒng)的安裝和維護(hù)。
• EMI降低：串行器接受擴(kuò)頻輸入，串行鏈路上進(jìn)行數(shù)據(jù)隨機(jī)化和混洗，解串器提供可調(diào)PTO（漸進(jìn)開(kāi)啟）LVCMOS輸出，有效降低電磁干擾。

三、引腳配置與功能

3.1 串行器（DS90UR241）

串行器采用48引腳TQFP封裝，其主要引腳功能如下：

• LVCMOS并行接口引腳：包括24位數(shù)據(jù)輸入引腳DIN[23:0]和時(shí)鐘輸入引腳TCLK，用于輸入并行數(shù)據(jù)和時(shí)鐘信號(hào)。
• 控制和配置引腳：如DEN用于控制LVDS驅(qū)動(dòng)器輸出的使能，PRE用于選擇預(yù)加重級(jí)別，RAOFF用于控制隨機(jī)化功能等。
• LVDS串行接口引腳：DoUT + 和DoUT - 為L(zhǎng)VDS輸出引腳，用于輸出串行數(shù)據(jù)。
• 電源/接地引腳：提供模擬和數(shù)字電壓供應(yīng)，確保芯片的正常工作。

3.2 解串器（DS90UR124）

解串器采用64引腳TQFP封裝，主要引腳功能如下：

• LVCMOS并行接口引腳：包括并行數(shù)據(jù)輸出引腳Rout[23:0]和時(shí)鐘輸出引腳RCLK，用于輸出解串后的并行數(shù)據(jù)和時(shí)鐘信號(hào)。
• 控制和配置引腳：如LOCK用于指示接收器PLL的鎖定狀態(tài)，PTOSEL用于選擇漸進(jìn)開(kāi)啟操作模式等。
• BIST模式引腳：用于內(nèi)置自測(cè)試（BIST）功能，方便進(jìn)行測(cè)試驗(yàn)證。
• 電源/接地引腳：為芯片提供穩(wěn)定的電源供應(yīng)。

四、規(guī)格參數(shù)

4.1 絕對(duì)最大額定值

芯片的絕對(duì)最大額定值規(guī)定了其在不同條件下的極限參數(shù)，如電源電壓范圍為 - 0.3V至4V，結(jié)溫最高可達(dá)150℃等。超過(guò)這些額定值可能會(huì)導(dǎo)致芯片永久性損壞。

4.2 ESD額定值

芯片具有良好的靜電防護(hù)能力，不同封裝的引腳在HBM、CDM和ISO 10605等測(cè)試標(biāo)準(zhǔn)下都有相應(yīng)的ESD額定值，確保在實(shí)際應(yīng)用中能夠抵御靜電干擾。

4.3 推薦工作條件

推薦的工作條件包括電源電壓范圍為3.0V至3.6V，工作溫度范圍為 - 40℃至105℃，時(shí)鐘速率為5MHz至43MHz等。在這些條件下，芯片能夠穩(wěn)定工作，發(fā)揮最佳性能。

4.4 熱信息

文檔提供了芯片的熱阻參數(shù)，如結(jié)到環(huán)境熱阻、結(jié)到外殼熱阻等，幫助工程師進(jìn)行散熱設(shè)計(jì)，確保芯片在工作過(guò)程中溫度不會(huì)過(guò)高。

4.5 電氣特性

詳細(xì)列出了LVCMOS和LVDS的直流和交流特性參數(shù)，如輸入輸出電壓、電流、延遲時(shí)間等，為電路設(shè)計(jì)提供了精確的參考。

五、詳細(xì)工作原理

5.1 初始化和鎖定機(jī)制

在數(shù)據(jù)傳輸之前，串行器和解串器需要進(jìn)行初始化，即同步兩者的PLL。串行器先鎖定輸入時(shí)鐘源，解串器再同步到串行器。解串器能夠在不使用單獨(dú)參考時(shí)鐘源的情況下鎖定數(shù)據(jù)流，實(shí)現(xiàn)真正的“即插即鎖”功能。

5.2 數(shù)據(jù)傳輸

串行器通過(guò)TCLK輸入將數(shù)據(jù)時(shí)鐘到芯片中，數(shù)據(jù)通過(guò)DOUT±輸出。在串行數(shù)據(jù)流中，除了24位數(shù)據(jù)外，還包含CLK1、CLK0、DCA、DCB四個(gè)開(kāi)銷(xiāo)位，用于實(shí)現(xiàn)嵌入式時(shí)鐘和數(shù)據(jù)驗(yàn)證等功能。解串器接收到LVDS串行數(shù)據(jù)流后，將其轉(zhuǎn)換回24位并行數(shù)據(jù)和恢復(fù)時(shí)鐘。

5.3 重新同步

如果解串器失去鎖定，它會(huì)自動(dòng)嘗試重新建立鎖定。通過(guò)監(jiān)測(cè)嵌入式時(shí)鐘信息，解串器能夠識(shí)別時(shí)鐘邊緣并重新鎖定數(shù)據(jù)流，確保數(shù)據(jù)的連續(xù)性和完整性。

5.4 掉電模式

串行器和解串器都支持掉電模式，通過(guò)TPWDNB和RPWDNB引腳控制。在掉電模式下，PLL停止工作，輸出進(jìn)入三態(tài)，可有效降低功耗。退出掉電模式后，需要重新初始化和鎖定才能繼續(xù)進(jìn)行數(shù)據(jù)傳輸。

5.5 三態(tài)模式

串行器在DEN或TPWDNB引腳為低電平時(shí)進(jìn)入三態(tài)，解串器在REN或RPWDNB引腳為低電平時(shí)進(jìn)入三態(tài)。三態(tài)模式可用于控制輸出的開(kāi)啟和關(guān)閉，方便系統(tǒng)的設(shè)計(jì)和調(diào)試。

5.6 預(yù)加重功能

串行器具有預(yù)加重功能，通過(guò)PRE引腳和外部電阻設(shè)置預(yù)加重級(jí)別。預(yù)加重能夠補(bǔ)償長(zhǎng)距離或有損傳輸介質(zhì)的影響，提高信號(hào)質(zhì)量，增加傳輸距離。

5.7 AC耦合和端接

芯片支持AC耦合互連，通過(guò)在LVDS信號(hào)路徑中插入外部AC耦合電容實(shí)現(xiàn)。同時(shí)，需要在串行器輸出和解串器輸入處進(jìn)行端接，常用100Ω電阻，以確保信號(hào)的反射控制和電流回路的完整性。文檔還提供了多種接收器端接選項(xiàng)，可根據(jù)不同的應(yīng)用場(chǎng)景選擇合適的端接方式。

5.8 信號(hào)質(zhì)量增強(qiáng)器

解串器的SLEW引腳可用于調(diào)節(jié)LVCMOS輸出的驅(qū)動(dòng)強(qiáng)度，PTOSEL引腳可引入銀行偏斜，減少同時(shí)開(kāi)關(guān)噪聲和系統(tǒng)接地反彈，提高信號(hào)質(zhì)量。

5.9 @SPEED - BIST測(cè)試功能

芯片具備內(nèi)置自測(cè)試（BIST）功能，通過(guò)BISTEN和BISTM引腳控制。BIST功能可在不使用專業(yè)昂貴測(cè)試設(shè)備的情況下，對(duì)整個(gè)高速串行鏈路進(jìn)行測(cè)試驗(yàn)證，方便供應(yīng)商進(jìn)行生產(chǎn)和現(xiàn)場(chǎng)診斷。

5.10 向后兼容模式

通過(guò)RAOFF引腳，芯片可與DS90C241和DS90C124設(shè)備實(shí)現(xiàn)向后兼容，方便系統(tǒng)的升級(jí)和改造。

六、應(yīng)用與實(shí)現(xiàn)

6.1 應(yīng)用信息

DS90URxxx - Q1芯片組適用于汽車(chē)中央信息顯示、汽車(chē)儀表盤(pán)顯示、汽車(chē)平視顯示和遠(yuǎn)程攝像頭駕駛員輔助系統(tǒng)等應(yīng)用。它能夠在120Mbps至1.03Gbps的吞吐量下，將24位并行LVCMOS數(shù)據(jù)通過(guò)單條串行LVDS鏈路進(jìn)行傳輸。

6.2 典型應(yīng)用連接

文檔給出了串行器和解串器的典型應(yīng)用連接圖，包括LVDS輸出的端接、耦合電容的使用、電源旁路電容的放置等。在實(shí)際應(yīng)用中，需要根據(jù)具體需求對(duì)引腳進(jìn)行合理配置，如設(shè)置TRFB引腳選擇時(shí)鐘邊沿，設(shè)置VODSEL引腳選擇輸出差分電壓等。

6.3 電源供應(yīng)建議

芯片設(shè)計(jì)工作在3.3V輸入核心電壓供應(yīng)下，部分引腳為不同電路部分提供單獨(dú)的電源和接地，以隔離開(kāi)關(guān)噪聲影響?？墒褂猛獠?a href="http://www.makelele.cn/tags/濾波器/" target="_blank">濾波器為敏感電路（如PLL）提供干凈的電源。

6.4 布局

6.4.1 布局指南

PCB布局和電源系統(tǒng)設(shè)計(jì)應(yīng)確保為芯片提供低噪聲電源。采用薄介質(zhì)（2至4密耳）的電源/接地夾層可提高電源系統(tǒng)性能，減少外部旁路電容的影響。外部旁路電容應(yīng)包括RF陶瓷和鉭電解電容，且推薦使用表面貼裝電容。LVDS互連應(yīng)使用100Ω耦合差分對(duì)，遵循S/2S/3S規(guī)則，減少過(guò)孔數(shù)量，保持走線平衡，盡量靠近TX輸出和RX輸入進(jìn)行端接。

6.4.2 布局示例

文檔提供了串行器和解串器的布局示例圖，為工程師進(jìn)行實(shí)際布局設(shè)計(jì)提供了參考。

七、總結(jié)

DS90URxxx - Q1芯片組以其豐富的特性、良好的電氣性能和廣泛的應(yīng)用場(chǎng)景，為電子工程師在圖形數(shù)據(jù)傳輸領(lǐng)域提供了一個(gè)優(yōu)秀的解決方案。在實(shí)際設(shè)計(jì)中，我們需要根據(jù)具體需求合理選擇芯片的工作模式和配置參數(shù)，同時(shí)注意引腳連接、電源供應(yīng)、布局布線等方面的問(wèn)題，以確保系統(tǒng)的穩(wěn)定性和可靠性。你在使用類似芯片組時(shí)遇到過(guò)哪些問(wèn)題呢？歡迎在評(píng)論區(qū)分享你的經(jīng)驗(yàn)和見(jiàn)解。