深入解析SNx5LVDS3xx高速差分線驅(qū)動(dòng)器

在電子設(shè)計(jì)領(lǐng)域，高速差分線驅(qū)動(dòng)器是實(shí)現(xiàn)高速數(shù)據(jù)傳輸?shù)年P(guān)鍵組件。今天我們就來詳細(xì)探討德州儀器（TI）的SNx5LVDS3xx系列高速差分線驅(qū)動(dòng)器，包括其特性、應(yīng)用、設(shè)計(jì)要點(diǎn)等方面。

文件下載：sn65lvds389.pdf

產(chǎn)品概述

SNx5LVDS3xx系列包含SN65LVDS387、SN75LVDS387、SN65LVDS389、SN75LVDS389、SN65LVDS391和SN75LVDS391等型號(hào)。這些驅(qū)動(dòng)器具有4、8或16個(gè)線路驅(qū)動(dòng)器，滿足或超過ANSI EIA/TIA - 644標(biāo)準(zhǔn)要求，適用于多種高速數(shù)據(jù)傳輸場(chǎng)景。

產(chǎn)品特性

高速與低輻射

該系列驅(qū)動(dòng)器能夠?qū)崿F(xiàn)高達(dá)630 Mbps的信號(hào)速率，同時(shí)具有極低的輻射（EMI）。低電壓差分信號(hào)（LVDS）技術(shù)，典型輸出電壓為350 mV，負(fù)載為100 Ω，傳播延遲時(shí)間小于2.9 ns，輸出偏斜小于150 ps，器件間偏斜小于1.5 ns，確保了高速、穩(wěn)定的數(shù)據(jù)傳輸。

低功耗

每個(gè)驅(qū)動(dòng)器在200 MHz工作時(shí)的總功耗僅為35 mW，有效降低了系統(tǒng)功耗。

高可靠性

驅(qū)動(dòng)器禁用或處于特定狀態(tài)時(shí)為高阻抗，“SN65”版本的總線引腳ESD保護(hù)超過15 kV，增強(qiáng)了器件的可靠性和抗干擾能力。

寬電壓范圍與兼容性

采用20密耳引腳間距的薄型收縮小外形封裝，低電壓TTL（LVTTL）邏輯輸入具有5 V容差，可與多種邏輯電平兼容，并且能夠在3.0 V至3.6 V的電源電壓范圍內(nèi)正常工作。

應(yīng)用領(lǐng)域

SNx5LVDS3xx系列驅(qū)動(dòng)器廣泛應(yīng)用于無線基礎(chǔ)設(shè)施、電信基礎(chǔ)設(shè)施和打印機(jī)等領(lǐng)域。其大數(shù)量的驅(qū)動(dòng)器集成在同一基板上，結(jié)合平衡信號(hào)的低脈沖偏斜特性，可實(shí)現(xiàn)時(shí)鐘和數(shù)據(jù)的極其精確的時(shí)序?qū)R，適用于同步并行數(shù)據(jù)傳輸。與配套的16通道或8通道接收器（如SN65LVDS386或SN65LVDS388）配合使用時(shí)，在單邊緣時(shí)鐘系統(tǒng)中每秒可實(shí)現(xiàn)超過2億次的數(shù)據(jù)傳輸，且功耗極低。

詳細(xì)設(shè)計(jì)要點(diǎn)

電源供應(yīng)

驅(qū)動(dòng)器和接收器均設(shè)計(jì)為單電源供電，電源電壓范圍為2.4 V至3.6 V。在實(shí)際應(yīng)用中，驅(qū)動(dòng)器和接收器可能位于不同的電路板甚至不同的設(shè)備中，此時(shí)應(yīng)使用單獨(dú)的電源，并確保驅(qū)動(dòng)器和接收器電源之間的接地電位差小于±1 V。同時(shí)，應(yīng)使用板級(jí)和本地設(shè)備級(jí)旁路電容，以穩(wěn)定電源供應(yīng)。

布局設(shè)計(jì)

傳輸線拓?fù)?/h4>

印刷電路板通常提供微帶和帶狀線兩種傳輸線選項(xiàng)。微帶線是PCB外層的走線，而帶狀線是位于兩個(gè)接地平面之間的走線。帶狀線由于參考平面的屏蔽作用，不易產(chǎn)生輻射和干擾問題，但高速傳輸時(shí)會(huì)產(chǎn)生額外的電容。TI建議在可能的情況下，將LVDS信號(hào)路由在微帶傳輸線上，設(shè)計(jì)者可根據(jù)整體噪聲預(yù)算和反射允許范圍指定必要的阻抗公差。

介質(zhì)選擇與板級(jí)構(gòu)造

對(duì)于LVDS信號(hào)，F(xiàn)R - 4或等效材料通常能提供足夠的性能。如果TTL/CMOS信號(hào)的上升或下降時(shí)間小于500 ps，建議使用介電常數(shù)接近3.4的材料，如Rogers?4350或Nelco N4000 - 13。在板級(jí)構(gòu)造方面，銅重量、鍍層厚度、阻焊層等參數(shù)都會(huì)影響性能，應(yīng)遵循相關(guān)的設(shè)計(jì)準(zhǔn)則。

堆疊布局

為減少TTL/CMOS與LVDS之間的串?dāng)_，建議使用至少兩個(gè)獨(dú)立的信號(hào)層。常見的堆疊配置包括四層板和六層板，六層板能更好地隔離信號(hào)層與電源層，提高信號(hào)完整性，但制造成本較高。

走線間距

差分對(duì)的走線應(yīng)緊密耦合，以實(shí)現(xiàn)電磁屏蔽，同時(shí)確保差分對(duì)的電氣長(zhǎng)度相同，以平衡信號(hào)并減少偏斜和反射問題。對(duì)于相鄰的單端走線，應(yīng)遵循3 - W規(guī)則，即走線間距應(yīng)大于單根走線寬度的兩倍，或從走線中心到中心測(cè)量為三倍寬度。在使用自動(dòng)布線器時(shí)要謹(jǐn)慎，避免90°急轉(zhuǎn)彎，可采用連續(xù)45°轉(zhuǎn)彎來減少反射。

串?dāng)_與地彈最小化

為減少串?dāng)_，應(yīng)提供盡可能靠近源走線的高頻電流返回路徑，通常使用接地平面來實(shí)現(xiàn)。保持走線盡可能短，并在其下方設(shè)置不間斷的接地平面，可減少電磁輻射。避免接地平面出現(xiàn)不連續(xù)情況，以降低返回路徑電感。

信號(hào)傳輸與終端匹配

信號(hào)速率與距離

數(shù)據(jù)傳輸?shù)淖罱K速率和距離取決于傳輸介質(zhì)的衰減特性、環(huán)境噪聲耦合以及其他系統(tǒng)特性。該LVDS驅(qū)動(dòng)器能夠重現(xiàn)短至1.6 ns的脈沖（630 Mbps信號(hào)速率），但傳輸介質(zhì)對(duì)脈沖的任何衰減都會(huì)降低數(shù)據(jù)鏈路接收端的時(shí)序裕量。通常，接收器輸入允許的抖動(dòng)范圍為單位間隔（數(shù)據(jù)脈沖寬度）的5%至20%。

終端電阻

LVDS通信通道采用電流源驅(qū)動(dòng)傳輸線，并通過終端電阻將傳輸?shù)?a href="http://www.makelele.cn/tags/電流/" target="_blank">電流轉(zhuǎn)換為接收器輸入的電壓。為確保入射波切換，終端電阻應(yīng)與傳輸線的特性阻抗匹配，偏差應(yīng)在標(biāo)稱阻抗的10%以內(nèi)。終端電阻應(yīng)盡可能靠近接收器放置，以最小化電阻到接收器的短線長(zhǎng)度。

總結(jié)

SNx5LVDS3xx系列高速差分線驅(qū)動(dòng)器以其高速、低功耗、高可靠性等特性，為電子工程師在高速數(shù)據(jù)傳輸設(shè)計(jì)中提供了優(yōu)秀的解決方案。在實(shí)際設(shè)計(jì)過程中，我們需要充分考慮電源供應(yīng)、布局設(shè)計(jì)、信號(hào)傳輸和終端匹配等方面的因素，以確保系統(tǒng)的性能和穩(wěn)定性。你在使用這類驅(qū)動(dòng)器時(shí)遇到過哪些挑戰(zhàn)呢？歡迎在評(píng)論區(qū)分享你的經(jīng)驗(yàn)和見解。