91欧美超碰AV自拍|国产成年人性爱视频免费看|亚洲 日韩 欧美一厂二区入|人人看人人爽人人操aV|丝袜美腿视频一区二区在线看|人人操人人爽人人爱|婷婷五月天超碰|97色色欧美亚州A√|另类A√无码精品一级av|欧美特级日韩特级

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

DR1 評估板 PL 端 FPGA 開發(fā)完全指南:基礎案例與 ADC 采集模塊詳解(二)

Tronlong創(chuàng)龍科技 ? 來源:Tronlong創(chuàng)龍科技 ? 作者:Tronlong創(chuàng)龍科技 ? 2026-01-08 17:05 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

ad7616_capture案例

案例說明

案例功能:通過創(chuàng)龍科技TL7616P模塊采集16通道數據(采樣率為200KSPS),并使用TD軟件的ChipWatcher工具,將采集的數據轉換成電壓值并保存為.csv文件。程序功能框圖如下所示。

本案例使用創(chuàng)龍科技TL7616P-A1.1模塊,硬件配置為并行模式,支持核芯互聯CL1616(國產)和ADI AD7616采樣芯片。

wKgZPGlfbyeAMig5AAA2LBfU5tY601.png圖 36

管腳約束請查看案例工程"projectconstraints"目錄下的.adc文件。

操作說明

(1)硬件連接

請將TL7616P模塊連接至評估板的EXPORT2接口,請將TL7616P模塊的VXX通道正確連接至信號發(fā)生器A通道。同時使用下載器連接評估板JTAG接口至PC端USB接口。硬件連接如下圖所示。

備注:本次演示通過TL7616P模塊的V0A通道進行數據采集,其他通道的數據采集方法同理。

wKgZPGlfby-AFaoWABJSVPAxpcU964.png圖 37

信號發(fā)生器設置A通道輸出頻率為1KHz、峰峰值為5.0Vpp(即幅值為2.5V)的正弦波信號,如下圖所示。TL7616P模塊默認量程為±10V,待測信號電壓請勿超過模塊量程,否則可能會導致模塊損壞。

wKgZO2lfY9iAUxQzAAfNhVfpC-A831.png圖 38

(2)運行測試

打開案例對應的TD工程,在工程編譯成功后,點擊"Hierarchy Navigation"欄"ChipWatcher"選項下的.cwc文件。

wKgZPGlfbz-AFkOYAAA1oGLubDs315.png圖 39

將評估板上電,點擊圖標,直至"Device"欄出現器件信息。在"BiteFile"欄中,選擇案例對應的.bit鏡像文件。

wKgZPGlfb0aAIMCWAADZ4USU_iQ700.png圖 40

點擊圖標,加載bit鏡像文件。

wKgZPGlfb1CABp1bAADfcGdDgOI080.png圖 41

wKgZO2lfb1CAS62jAADem7l5nRc335.png圖 42

點擊圖標,進行單次采集,并等待采集完成。

wKgZO2lfb2SAYiUHAADxJsPY2UI358.png圖 43

wKgZPGlfb26AEGtbAACzCJRCRJI619.png圖 44

采集完成后,點擊"Setup",選中要查看的數據,鼠標右鍵依次選擇"SetBus/GroupRadix… -> signed DEC"設置波形格式為"signed DEC"(有符號十進制)。

wKgZPGlfb3WATOGkAAEI4KCpsuM881.png圖 45

點擊當前窗口右上角"File",選擇"Export Wave Date",導出波形數據.csv文件。導出完成后,會彈出窗口顯示導出文件的路徑以及名稱。

wKgZPGlfb4iAABvZAADzwv8qAdg637.png圖 46

wKgZO2lfb3-AbvjDAAAgcRODM6A727.png圖 47

(3)結果驗證

請將生成的.csv文件使用Excel打開,如下圖所示。其中,第C列數據為TL7616模塊V0A通道的采集數據,第J列數據為TL7616P模塊V7A通道的采集數據,第K列數據為TL7616模塊V0B通道的采集數據,第R列數據為TL7616P模塊V7B通道的采集數據。

wKgZPGlfb5uAUho4AAFdzW4Z_f8579.png圖 48

由于本次演示通過TL7616P模塊的V0A通道進行數據采集,因此請選中表格中的第C列,點擊“插入”選項,選擇“折線圖”,將采集數據顯示為更加直觀的波形圖,如下圖所示。

wKgZPGlfb6aAXG0tAAHB1CHENEQ751.png圖 49

wKgZO2lfb6aAHEhaAAJTJ6Z5JEU103.png圖 50

根據折線圖確定波峰值為:8040,波谷值為:-8156

wKgZO2lfb8WATOoAAADmul7oMvs621.png圖 51?波峰值

wKgZO2lfb82AFqgcAADd_U-5Qbo103.png圖 52 波谷值

根據以上波峰值和波谷值,套用計算公式:CODE = VIN xVREF / 2n,計算可得約為4.94V,與信號發(fā)生器設置峰峰值:5.00Vpp接近。

參數解析:

VIN:輸入電壓,即波峰值和波谷值之和,為8040+ 8156 = 16196;

VREF:量程電壓值,即為:+10V- (-10V ) = 20V;

n:數據有效位,此處為16位,即:n= 16。

IP核配置說明

設置輸入的時鐘頻率為50MHz。

wKgZPGlfcBaAWZ3cAABahtBM6Dc801.png圖 53?PLL IP核配置

使能CLK0,配置輸出頻率為60MHz。

wKgZPGlfcG2AbgnRAACBNPojrWw769.png圖 54?PLL IP核配置

關鍵代碼

(1)頂層模塊

頂層模塊的源碼位于案例目錄"projecthdl"下的"ad7616_capture.v"。

端口定義。

wKgZPGlfcHeARbhmAABIijy3CDI467.png圖 55

b)仿真調試信號定義。

wKgZPGlfcL-AeAv_AAAw6wqNrdg955.png圖 56

c)實例化ad7616_capture_bd模塊,該模塊負責從PS端產生時鐘,提供給PL端。

wKgZO2lfcMmARbqoAAAVZD5fVbA485.png圖 57

d)使用PLL IP核輸出100MHz ADC時鐘。

wKgZPGlfZL-AMpxRAAAQL7QQAb8577.png圖 58

e)實例化AD7616模塊。

wKgZPGlfcOyAavaGAACunZU37Js840.png圖 59

(2)AD7616模塊

AD7616模塊的源碼位于案例目錄"projecthdl"下的"ad7616.v"。

a)生成100KSPS采樣率時鐘;60MHz作為AD7616模塊運行時鐘。

wKgZPGlfcPSAaJW-AAAbpGjFm6Y577.png圖 60

b)定義狀態(tài)機。

wKgZO2lfcUqAb9zuAAAq7b7arXI162.png圖 61

c)保持時間信號。

wKgZO2lfcjeAM9bfAAASds5dRRw179.png圖 62

d)配置ADC信號線。

wKgZPGlfcj6AcRVDAAASAhGY8D4586.png圖 63

e)以60MHz時鐘分頻技術生成100KHz采樣率的clk_convst信號。

wKgZPGlfckWAd6d_AAA_Bx78rmw590.png圖 64

f)配置狀態(tài)機。

wKgZPGlfckyAVY3pAACsPsIxo4Q961.png圖 65

每個狀態(tài)的功能如下表所示:

wKgZO2lfcliAOktsAAApOwPrswc887.png

g)狀態(tài)機控制邏輯。

wKgZO2lfcmWAeBXQAAD7fLETABg161.png圖 66

wKgZPGlfcmWABJ_IAAGUOEUXoEA329.png圖 67

wKgZO2lfcmWAHIFCAABKSsTUp2Y933.png圖 68

備注:保持時間需滿足時序圖的需求,如下圖。

wKgZO2lfcw6AFjT4AAI8ZjM0bK0393.png圖 69

h)控制信號賦值邏輯。

wKgZPGlfcxiAGz7AAABkzxHXDJY214.png圖 70

寄存器說明:TL7616P模塊的AD芯片軟件模式的開啟是通過配置HW_RNGSEL0/HW_RNGSEL1引腳為低電平。如下圖TL7616P模塊的原理圖所示。

備注:寄存器詳細說明請參考TL7616P模塊的AD芯片手冊。

wKgZPGlfcyCAPRYOAACuWbg7KXU826.png圖 71

本案例通過配置0x02、0x20-0x27寄存器,將AD芯片設置為BURST Sequencer模式。

wKgZO2lfcyqASmvBAAC251Alys8887.png圖 72

wKgZO2lfcyqAauc0AAY50Fo90sw389.png圖 73

wKgZPGlfcyqAS6bGAAQ1T73H-gQ432.png圖 74

j)處于空閑狀態(tài)時,判斷下一狀態(tài)的跳轉。

wKgZPGlfc0KATyFJAACe-zFuXq4019.png圖 75

跳轉條件與跳轉狀態(tài)對應關系如下表所示:

wKgZPGlfc0uAWKvBAAAWZb0zQjc857.png

k)在adc_rd_n上升沿讀取ADC數據,分離各通道數據。

adc_rd_p是adc_rd_n上升沿標志。在read_data_done高電平第一個周期,通道V7B數據的寄存器處于跳變和穩(wěn)定的邊緣狀態(tài)。因此延遲時間直至IDLE狀態(tài)結束,產生adc_data_vaild標志。當adc_data_vaild高電平代表采樣16通道數據完成。

wKgZO2lfc1GAKoLSAACwwyYmYmk544.png圖 76


審核編輯 黃宇

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯系本站處理。 舉報投訴
  • FPGA
    +關注

    關注

    1660

    文章

    22406

    瀏覽量

    636073
  • adc
    adc
    +關注

    關注

    100

    文章

    7511

    瀏覽量

    555868
  • 評估板
    +關注

    關注

    1

    文章

    931

    瀏覽量

    31167
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    基于安路科技FPSoC器件DR1系列的視頻采集/顯示/處理解決方案

    單元, 內部通過高帶寬總線互聯,擁有高性能通用處理能力的同時,兼具安路FPGA的靈活性和擴展能力,定位復雜嵌入式系統、低功耗和高性能應用市場。 針對視頻采集處理類應用,通常需要利用FPGA來應對多種多樣的外部接口實現視頻數據
    發(fā)表于 06-29 10:11 ?2727次閱讀
    基于安路科技FPSoC器件<b class='flag-5'>DR1</b>系列的視頻<b class='flag-5'>采集</b>/顯示/處理解決方案

    DR1平臺Linux應用開發(fā)指南:含GDB調試、Python及MQTT實戰(zhàn)

    本文為創(chuàng)龍科技DR1 系列評估 Linux 應用開發(fā)手冊,系統講解開發(fā)環(huán)境搭建、GDB 調試、多類型應用案例及 MQTT 通信實現。核心內
    的頭像 發(fā)表于 01-05 16:48 ?4474次閱讀
    <b class='flag-5'>DR1</b>平臺Linux應用<b class='flag-5'>開發(fā)指南</b>:含GDB調試、Python及MQTT實戰(zhàn)

    DR1 系列核心 PS+PL 異構多核實戰(zhàn)案例手冊(

    本文為創(chuàng)龍科技DR1 系列評估 PS+PL 異構多核開發(fā)指南,涵蓋 9 類核心案例與關鍵技術實現。核心內容包括 AXI 總線與 PS_PL
    的頭像 發(fā)表于 01-14 17:23 ?4542次閱讀
    <b class='flag-5'>DR1</b> 系列核心<b class='flag-5'>板</b> PS+<b class='flag-5'>PL</b> 異構多核實戰(zhàn)案例手冊(<b class='flag-5'>二</b>)

    【米爾MYC-YM90X安路飛龍DR1開發(fā)板】HMI人機界面開發(fā)

    )。 布局布線:生成比特流文件(.bit),用于 FPGA 配置。 (4)FPGA 單獨驗證 通過 TD 開發(fā)套件的 “Programmer” 工具,將.bit文件下載到 DR1
    發(fā)表于 08-14 21:26

    如何在PL開發(fā)程序

    ”。對于ZYNQ來說PLFPGA開發(fā)是至關重要的,這也是ZYNQ比其他ARM的有優(yōu)勢的地方,可以定制化很多ARM的外設,在定制ARM
    發(fā)表于 01-22 07:11

    AD9213/9217 Wiki:使用基于ADS8-V1EBZ FPGA采集ADC評估

    AD9213/9217 Wiki:使用基于ADS8-V1EBZ FPGA采集ADC評估
    發(fā)表于 03-23 07:12 ?10次下載
    AD9213/9217 Wiki:使用基于ADS8-V<b class='flag-5'>1</b>EBZ <b class='flag-5'>FPGA</b><b class='flag-5'>采集</b><b class='flag-5'>板</b>的<b class='flag-5'>ADC</b><b class='flag-5'>評估</b><b class='flag-5'>板</b>

    FPGAPL固化流程

    電子發(fā)燒友網站提供《FPGAPL固化流程.pdf》資料免費下載
    發(fā)表于 03-07 14:48 ?8次下載

    16通道AD采集方案,基于復旦微ARM + FPGA國產SoC處理器平臺

    測試數據匯總 表 1 本文帶來的是基于復旦微FMQL20S400M四核ARM Cortex-A7(PS) + FPGA可編程邏輯資源(PL
    的頭像 發(fā)表于 01-23 10:39 ?1249次閱讀
    16通道AD<b class='flag-5'>采集</b>方案,基于復旦微ARM + <b class='flag-5'>FPGA</b>國產SoC處理器平臺

    安路DR1M90評估:從基礎外設到通信模塊測試指南

    本手冊由創(chuàng)龍科技研發(fā),針對安路飛龍 DR1M90 評估,詳述 Linux 系統下功能測試流程。含系統啟動驗證,LED、按鍵、DDR 等基礎外設測試,ETH、WiFi、4G、GPS 等通信功能測試
    的頭像 發(fā)表于 11-20 15:26 ?1404次閱讀
    安路<b class='flag-5'>DR1</b>M90<b class='flag-5'>評估</b><b class='flag-5'>板</b>:從基礎外設到通信<b class='flag-5'>模塊</b>測試<b class='flag-5'>指南</b>

    釋放多屏潛能:迅為RK3588開發(fā)板Android多屏同顯開發(fā)完全指南

    釋放多屏潛能:迅為RK3588開發(fā)板Android多屏同顯開發(fā)完全指南
    的頭像 發(fā)表于 12-16 16:11 ?883次閱讀
    釋放多屏潛能:迅為RK3588<b class='flag-5'>開發(fā)板</b>Android多屏同顯<b class='flag-5'>開發(fā)完全</b><b class='flag-5'>指南</b>

    DR1M90 評估 TD-FD 工程與 Linux 多場景應用開發(fā)指南

    本文為創(chuàng)龍科技DR1 系列評估 TD-FD 工程編譯與加載手冊,系統講解 TD/FPGA 工程與 FD/SoC 工程的全流程開發(fā)。核心內容
    的頭像 發(fā)表于 01-07 11:37 ?558次閱讀
    <b class='flag-5'>DR1</b>M90 <b class='flag-5'>評估</b><b class='flag-5'>板</b> TD-FD 工程與 Linux 多場景應用<b class='flag-5'>開發(fā)指南</b>

    DR1 評估 PL FPGA 開發(fā)完全指南:基礎案例與 ADC 采集模塊詳解(一)

    本文為創(chuàng)龍科技DR1 系列評估 PL FPGA 開發(fā)
    的頭像 發(fā)表于 01-08 15:46 ?198次閱讀
    <b class='flag-5'>DR1</b> <b class='flag-5'>評估</b><b class='flag-5'>板</b> <b class='flag-5'>PL</b> <b class='flag-5'>端</b> <b class='flag-5'>FPGA</b> <b class='flag-5'>開發(fā)完全</b><b class='flag-5'>指南</b>:基礎案例與 <b class='flag-5'>ADC</b> <b class='flag-5'>采集</b><b class='flag-5'>模塊</b><b class='flag-5'>詳解</b>(一)

    DR1 系列核心 PS+PL 異構多核實戰(zhàn)案例手冊(一)

    本文為創(chuàng)龍科技DR1 系列評估 PS+PL 異構多核開發(fā)指南,涵蓋 9 類核心案例與關鍵技術實現。核心內容包括 AXI 總線與 PS_PL
    的頭像 發(fā)表于 01-14 15:37 ?159次閱讀
    <b class='flag-5'>DR1</b> 系列核心<b class='flag-5'>板</b> PS+<b class='flag-5'>PL</b> 異構多核實戰(zhàn)案例手冊(一)

    DR1 系列評估 PS 裸機與 FreeRTOS 開發(fā)案例手冊

    本文為創(chuàng)龍科技DR1 系列評估 PS 裸機與 FreeRTOS 開發(fā)指南,涵蓋三大核心案例與雙開發(fā)
    的頭像 發(fā)表于 01-19 17:12 ?144次閱讀
    <b class='flag-5'>DR1</b> 系列<b class='flag-5'>評估</b><b class='flag-5'>板</b> PS <b class='flag-5'>端</b>裸機與 FreeRTOS <b class='flag-5'>開發(fā)</b>案例手冊

    DR1 系列評估 eMMC 健康管理案例開發(fā)手冊:信息查詢與壽命監(jiān)控

    本文為創(chuàng)龍科技DR1 系列評估 eMMC 健康管理案例指南,核心是通過 emmc_get_info 程序讀取 eMMC 健康信息。內容涵蓋 EXT_CSD 寄存器查詢、擦寫次數統計、
    的頭像 發(fā)表于 01-22 15:24 ?183次閱讀
    <b class='flag-5'>DR1</b> 系列<b class='flag-5'>評估</b><b class='flag-5'>板</b> eMMC 健康管理案例<b class='flag-5'>開發(fā)</b>手冊:信息查詢與壽命監(jiān)控