91欧美超碰AV自拍|国产成年人性爱视频免费看|亚洲 日韩 欧美一厂二区入|人人看人人爽人人操aV|丝袜美腿视频一区二区在线看|人人操人人爽人人爱|婷婷五月天超碰|97色色欧美亚州A√|另类A√无码精品一级av|欧美特级日韩特级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

DR1 系列核心板 PS+PL 異構(gòu)多核實(shí)戰(zhàn)案例手冊(cè)(二)

Tronlong創(chuàng)龍科技 ? 來源:Tronlong創(chuàng)龍科技 ? 作者:Tronlong創(chuàng)龍科技 ? 2026-01-14 17:23 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

2 axi_uart_rw案例

案例功能:PS端通過AXI4-Lite總線控制PL端AXI UARTLite IP核進(jìn)行數(shù)據(jù)收發(fā),以此來演示評(píng)估板上RS485RS422RS232的串口收發(fā)功能。

wKgZPGlohB6ALPcpAAArzR_vlRI147.png圖 15

wKgZPGlohB6Ac1_WAAB7aDGnrsE772.png圖 16

wKgZO2lohB6ATCq2AABbaW_Ki1o664.png圖 17

工程管腳約束可查看工程文件"constrains"目錄下的.adc約束文件。

2.1 TD工程說明

工程在PL端上使用AXI UARTLite IP核,ARM Processor System IP核(PS端)通過AXI4-Lite總線控制PL端AXI UARTLite IP核進(jìn)行數(shù)據(jù)收發(fā),Design Integrator工程和地址分配如下:

wKgZPGlohFSAW6GRAADAKOm5bv0091.png圖 18

wKgZO2lohFSAV0y9AAEz0aKoFVY094.png圖 19

2.2 IP核簡(jiǎn)介

IP核開發(fā)相關(guān)資料可查閱產(chǎn)品資料“6-開發(fā)參考資料Anlogic官方參考文檔”目錄下文檔,IP核配置參數(shù)如下。

(1)ARM Processor System。

ARM Processor System IP核心配置和FSBL工程基本一致,僅修改GPIO PL(Width)的值為4,并從頂層引出,綁定管腳D15、B19、C19、D18,用于流控兩個(gè)RS485及一個(gè)RS422。其他詳細(xì)配置可參考位于產(chǎn)品資料“4-軟件資料LinuxFSBLfsbl-[版本號(hào)]”目錄下的FSBL工程。

wKgZO2lohGeAZxzwAADAJwTIRuQ674.png圖 20

(2)AXI UARTLite。

本案例工程使用了4個(gè)AXI UARTLite IP核,4個(gè)AXI UARTLite IP核的配置均相同。

wKgZO2lol92AScC-AABQz8dZ4zw680.png圖 21

(3)AXIProtocol Converter。

wKgZO2lol-SAL7NuAABioLtwSAE700.png圖 22

(4)AXI Matrix。

wKgZPGlol--AbpdRAAB4ob50XSY291.png圖 23

wKgZPGlol--AA9hcAACZ5TVrKzE771.png圖 24

wKgZO2lol--AAFa4AACZHPCP21c687.png圖 25

2.3 案例測(cè)試

將本案例的動(dòng)態(tài)設(shè)備樹鏡像文件pl.dtbo和PL端.bit鏡像文件拷貝至"/lib/firmware/"目錄下(若該目錄不存在,請(qǐng)新建),并將PL端可執(zhí)行文件重命名為system_wrapper.bit,然后執(zhí)行如下命令加載PL端鏡像。

Target# mkdir -p /lib/firmware

Target# cp pl.dtbo /lib/firmware/

Target# cp axi_uart_rw_dr1m90.bit /lib/firmware/system_wrapper.bit

Target# mount -t configfs none /sys/kernel/config

Target# mkdir /sys/kernel/config/device-tree/overlays/full //創(chuàng)建full目錄,可根據(jù)實(shí)際情況修改

Target# echo pl.dtbo > /sys/kernel/config/device-tree/overlays/full/path //dtbo文件名稱請(qǐng)根據(jù)實(shí)際情況修改

wKgZO2lomA6ABLWmAACTy1ni1KE324.png圖 26

(1)RS232測(cè)試

請(qǐng)通過RS232交叉串口母線、USB轉(zhuǎn)RS232公頭串口線,將評(píng)估板的RS232調(diào)試串口連接至PC機(jī)的USB接口,如下圖所示。

wKgZPGlomBeAPfNvABT8QtEW8Fc680.png圖 27

執(zhí)行如下命令,調(diào)整RS232串口通信參數(shù)。

Target# stty -F /dev/ttySL0 115200 cs8 -cstopb -parenb -crtscts clocal raw -echo

wKgZO2lomB6ANkbTAAAKSiUTw_4481.png圖 28

a)評(píng)估板接收

打開設(shè)備管理器,本次測(cè)試中調(diào)試串口USB TO UART1端口號(hào)為COM13,RS232串口的端口號(hào)為COM16,如下圖所示。

wKgZPGlomCWAagdbAABZxdxtDo4540.png圖 29

打開調(diào)試串口終端,COM16波特率設(shè)為115200,8N1,無(wú)校驗(yàn)位。COM13波特率設(shè)為115200,8N1,無(wú)校驗(yàn)位,并建立串口連接。評(píng)估板調(diào)試串口終端執(zhí)行如下命令,評(píng)估板等待接收上位機(jī)發(fā)送的數(shù)據(jù)。

Target# cat /dev/ttySL0

wKgZO2lomC2AO-MNAAAO25Iirbs974.png圖 30

在RS232串口終端點(diǎn)擊"View -> Command (Chat) Window",選中并打開"Command (Chat) Window"窗口。

wKgZPGlomDiAVEZuAACnE221eNQ589.png圖 31

在窗口中輸入數(shù)據(jù),例如"Tronlong",再按回車鍵。

wKgZPGlomEGAUB78AACyTdsvnFM548.png圖 32

評(píng)估板調(diào)試串口終端將會(huì)打印接收到的數(shù)據(jù)。

wKgZO2lomEqASIiTAAAQA1iq-6c707.png圖 33

b)評(píng)估板發(fā)送

執(zhí)行如下命令,評(píng)估板通過RS232串口發(fā)送數(shù)據(jù)至上位機(jī)。

Target# echo tronlong > /dev/ttySL0

wKgZO2lomGiAcBr-AAARpNcisWI347.png圖 34

RS232串口終端將會(huì)打印接收到的數(shù)據(jù),如下圖所示。

wKgZO2lomHCAX7PXAAALOy8j-Vk684.png圖 35

(2)RS485串口測(cè)試

使用RS232轉(zhuǎn)RS485模塊、USB轉(zhuǎn)RS232公頭串口線,將評(píng)估板RS485串口連接至PC機(jī)的USB接口,硬件連接如下圖所示。

RS232轉(zhuǎn)RS485模塊與評(píng)估板RS485串口硬件連接關(guān)系如下表所示。

wKgZO2lomHeAX07oAAARab0xa_0362.png

wKgZO2lomH6APqaqABTSupyYwlA282.png圖 36

本章節(jié)以RS485串口(設(shè)備節(jié)點(diǎn)為:ttySL2)為例進(jìn)行演示。如需測(cè)試RS485另一個(gè)串口,請(qǐng)將設(shè)備節(jié)點(diǎn)修改為ttySL3。

執(zhí)行如下命令,調(diào)整RS485串口通信參數(shù)。

Target# stty -F /dev/ttySL2 115200 cs8 -cstopb -parenb -crtscts clocal raw -echo

wKgZPGlomIWABtt_AAAKWAOsp7c248.png圖 37

a)評(píng)估板接收

打開設(shè)備管理器,本次測(cè)試中調(diào)試串口USB TO UART1端口號(hào)為COM13,RS485串口的端口號(hào)為COM16,如下圖所示。

wKgZPGlomCWAagdbAABZxdxtDo4540.png圖 38

評(píng)估板調(diào)試串口終端執(zhí)行如下命令,評(píng)估板等待接收上位機(jī)發(fā)送的數(shù)據(jù)。

Target# cat /dev/ttySL2

wKgZO2lomJWAUGnxAAAPODPh7WI016.png圖 39

在RS485串口終端點(diǎn)擊"View -> Command (Chat) Window",選中并打開"Command (Chat) Window"窗口。

wKgZPGlomDiAVEZuAACnE221eNQ589.png圖 40

在窗口中輸入數(shù)據(jù),例如"Tronlong",再按回車鍵。

wKgZPGlomEGAUB78AACyTdsvnFM548.png圖 41

評(píng)估板調(diào)試串口終端將會(huì)打印接收到的數(shù)據(jù)。

wKgZPGlomLiAHfehAAAQUelOpBQ915.png圖?42

b)評(píng)估板發(fā)送

執(zhí)行如下命令,評(píng)估板通過RS485串口發(fā)送數(shù)據(jù)至上位機(jī)。

Target# echo tronlong > /dev/ttySL2

wKgZO2lomL-ADEigAAASEIH5XC8215.png圖 43

RS485 UART3串口終端將會(huì)打印接收到的數(shù)據(jù),如下圖所示。

wKgZPGlomMWAVEqaAAALZerrw-M633.png圖 44

(3)RS422串口測(cè)試

使用RS232轉(zhuǎn)RS485/RS422模塊、USB轉(zhuǎn)RS232公頭串口線,將評(píng)估板RS422串口連接至PC機(jī)的USB接口,硬件連接如下圖所示。

RS232轉(zhuǎn)RS485/RS422模塊與評(píng)估板RS422串口硬件連接關(guān)系如下表所示。

wKgZPGlomMyAffoLAAAQQiyhVUM616.png

wKgZO2lomN6AEyB3ABGefKtX4_M553.png圖 45

本章節(jié)以RS422串口(設(shè)備節(jié)點(diǎn)為:ttySL1)為例進(jìn)行演示。執(zhí)行如下命令,配置RS422端口的RE_n管腳為低電平。

Target# echo 421 > /sys/class/gpio/export

Target# echo out > /sys/class/gpio/gpio421/direction

Target# echo 0 > /sys/class/gpio/gpio421/value

wKgZO2lomOeAcxjIAAANFL1D9DE617.png圖 46

執(zhí)行如下命令,配置RS422端口的DE管腳為高電平。

Target# echo 420 > /sys/class/gpio/export

Target# echo out > /sys/class/gpio/gpio420/direction

Target# echo 1 > /sys/class/gpio/gpio420/value

wKgZO2lomO6AAR2eAAAMxS-YO6s445.png圖 47

執(zhí)行如下命令,調(diào)整RS422串口通信參數(shù)。

Target# stty -F /dev/ttySL1 115200 cs8 -cstopb -parenb -crtscts clocal raw -echo

wKgZPGlomPWAXSzbAAAKLbGhYJg666.png圖 48

a)評(píng)估板接收

打開設(shè)備管理器,本次測(cè)試中調(diào)試串口USB TO UART1端口號(hào)為COM13,RS422串口的端口號(hào)為COM16,如下圖所示。

wKgZPGlomCWAagdbAABZxdxtDo4540.png圖 49

評(píng)估板調(diào)試串口終端執(zhí)行如下命令,評(píng)估板等待接收上位機(jī)發(fā)送的數(shù)據(jù)。

Target# cat /dev/ttySL1

wKgZPGlomQSAe-EOAAAPEMJEVvE028.png圖 50

在RS422串口終端點(diǎn)擊"View -> Command (Chat) Window",選中并打開"Command (Chat) Window"窗口。

wKgZPGlomDiAVEZuAACnE221eNQ589.png圖 51

在窗口中輸入數(shù)據(jù),例如"Tronlong",再按回車鍵。

wKgZPGlomEGAUB78AACyTdsvnFM548.png圖 52

評(píng)估板調(diào)試串口終端將會(huì)打印接收到的數(shù)據(jù)。

wKgZPGlomRqAV0BlAAAQJuoXfEE446.png圖?53

b)評(píng)估板發(fā)送

執(zhí)行如下命令,評(píng)估板通過RS422串口發(fā)送數(shù)據(jù)至上位機(jī)。

Target# echo tronlong > /dev/ttySL1

wKgZPGlomSGAQVyEAAASAh-QMC0441.png圖 54

RS422串口終端將會(huì)打印接收到的數(shù)據(jù),如下圖所示。

wKgZPGlomSiADsCLAAALhNuuP_g219.png圖 55

由于篇幅過長(zhǎng)等原因,部分內(nèi)容均不逐一展示,如需獲取完整版詳細(xì)資料,請(qǐng)關(guān)注創(chuàng)龍科技微信公眾號(hào)或官網(wǎng),或者評(píng)論區(qū)留言,感謝您的支持!

審核編輯 黃宇

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 核心板
    +關(guān)注

    關(guān)注

    6

    文章

    1399

    瀏覽量

    32030
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    ZYNQ PS + PL異構(gòu)多核案例開發(fā)手冊(cè)1axi_gpio_led_demo案例

    本文主要介紹ZYNQ PS + PL異構(gòu)多核案例的使用說明,適用開發(fā)環(huán)境:Windows 7/10 64bit、Xilinx Vivado 2017.4、Xilinx SDK 2017
    發(fā)表于 09-07 17:03 ?3771次閱讀
    ZYNQ <b class='flag-5'>PS</b> + <b class='flag-5'>PL</b><b class='flag-5'>異構(gòu)</b><b class='flag-5'>多核</b>案例開發(fā)<b class='flag-5'>手冊(cè)</b>之<b class='flag-5'>1</b>axi_gpio_led_demo案例

    DR1平臺(tái)Linux應(yīng)用開發(fā)指南:含GDB調(diào)試、Python及MQTT實(shí)戰(zhàn)

    本文為創(chuàng)龍科技DR1 系列評(píng)估 Linux 應(yīng)用開發(fā)手冊(cè),系統(tǒng)講解開發(fā)環(huán)境搭建、GDB 調(diào)試、多類型應(yīng)用案例及 MQTT 通信實(shí)現(xiàn)。核心內(nèi)
    的頭像 發(fā)表于 01-05 16:48 ?4581次閱讀
    <b class='flag-5'>DR1</b>平臺(tái)Linux應(yīng)用開發(fā)指南:含GDB調(diào)試、Python及MQTT<b class='flag-5'>實(shí)戰(zhàn)</b>

    FM20S用戶手冊(cè)-PS + PL異構(gòu)多核案例開發(fā)手冊(cè)

    PS端) + FPGA可編程邏輯資源(PL端)異構(gòu)多核SoC處理器設(shè)計(jì)的全國(guó)產(chǎn)工業(yè)評(píng)估,PS
    發(fā)表于 07-25 16:14

    復(fù)旦微PS+PL異構(gòu)多核開發(fā)案例分享,基于FMQL20SM國(guó)產(chǎn)處理器平臺(tái)

    FMQL20S400M是復(fù)旦微四核ARM Cortex-A7@1GHz(PS端)+85K可編程邏輯資源(PL端)異構(gòu)多核SoC處理器。創(chuàng)龍科
    發(fā)表于 08-22 14:04

    米爾瑞芯微多核異構(gòu)低功耗RK3506核心板重磅發(fā)布

    。?下面詳細(xì)介紹這款核心板的優(yōu)勢(shì)。 新一代入門級(jí)國(guó)產(chǎn)工業(yè)處理器RK3506,3核A7+單核M0多核異構(gòu)瑞芯微RK3506系列處理器是一款專為工業(yè)和商業(yè)應(yīng)用設(shè)計(jì)的高性能芯片,集成了3個(gè)
    發(fā)表于 05-16 17:20

    ZYNQ PS + PL異構(gòu)多核案例開發(fā)手冊(cè)之a(chǎn)xi_timer_pwm_demo案例

    本帖最后由 Tronlong創(chuàng)龍科技 于 2021-6-7 08:48 編輯 ?本文主要介紹ZYNQ PS + PL異構(gòu)多核案例的使用說明,適用開發(fā)環(huán)境:Windows 7/10
    發(fā)表于 05-28 14:28

    Zynq-7000系列打得火熱,異構(gòu)多核技術(shù)需求怎么解決

    開發(fā)應(yīng)用,這一款基于Xilinx Zynq-7000系列XC7Z010/XC7Z020高性能低功耗處理器設(shè)計(jì)的異構(gòu)多核SoC工業(yè)級(jí)核心板,處理器集成
    發(fā)表于 06-30 09:56

    【資料分享】Zynq-7010/7020工業(yè)核心板規(guī)格書(雙核ARM Cortex-A9 + FPGA,主頻766MHz)

    1 核心板簡(jiǎn)介創(chuàng)龍科技SOM-TLZ7x是一款基于Xilinx Zynq-7000系列XC7Z010/XC7Z020高性能低功耗處理器設(shè)計(jì)的異構(gòu)多核
    發(fā)表于 06-21 15:19

    【資料分享】Xilinx Zynq-7010/7020工業(yè)核心板規(guī)格書(雙核ARM Cortex-A9 + FPGA,主頻766MHz)

    /XC7Z020高性能低功耗處理器設(shè)計(jì)的異構(gòu)多核SoC工業(yè)核心板,處理器集成PS端雙核ARM Cortex-A9 + PL端Artix-7架
    發(fā)表于 06-25 09:56

    創(chuàng)龍科技Zynq-7010/7020異構(gòu)多核SoC工業(yè)級(jí)核心板-性能及參數(shù)資料

    核心板簡(jiǎn)介創(chuàng)龍科技SOM-TLZ7x-S是一款基于Xilinx Zynq-7000系列XC7Z010/XC7Z020高性能低功耗處理器設(shè)計(jì)的異構(gòu)多核SoC工業(yè)級(jí)
    發(fā)表于 12-22 19:00 ?15次下載
    創(chuàng)龍科技Zynq-7010/7020<b class='flag-5'>異構(gòu)</b><b class='flag-5'>多核</b>SoC工業(yè)級(jí)<b class='flag-5'>核心板</b>-性能及參數(shù)資料

    基于Xilinx Zynq-7010/20系列——PS+PL異構(gòu)多核案例開發(fā)手冊(cè)

    前言本文主要介紹PS+PL異構(gòu)多核案例的使用說明,適用開發(fā)環(huán)境:Windows7/1064bit、XilinxVivado2017.4、XilinxSDK2017.4。案例位于產(chǎn)品資料“4-軟件
    發(fā)表于 01-03 15:50 ?19次下載

    基于全志T113-i多核異構(gòu)處理器的全國(guó)產(chǎn)嵌入式核心板簡(jiǎn)介

    一、嵌入式核心板產(chǎn)品介紹 基于全志公司的T113-i處理器精心設(shè)計(jì)的多核異構(gòu)處理器、工業(yè)級(jí)ECK30-T13IA系列嵌入式核心板,采用郵票孔
    的頭像 發(fā)表于 10-25 13:40 ?2121次閱讀

    DR1 評(píng)估 PL 端 FPGA 開發(fā)完全指南:基礎(chǔ)案例與 ADC 采集模塊詳解(一)

    本文為創(chuàng)龍科技DR1 系列評(píng)估 PL 端 FPGA 開發(fā)案例指南,涵蓋 led_flash、key_led 及三款 ADC 采集案例。核心
    的頭像 發(fā)表于 01-08 15:46 ?209次閱讀
    <b class='flag-5'>DR1</b> 評(píng)估<b class='flag-5'>板</b> <b class='flag-5'>PL</b> 端 FPGA 開發(fā)完全指南:基礎(chǔ)案例與 ADC 采集模塊詳解(一)

    DR1 系列核心板 PS+PL 異構(gòu)多核實(shí)戰(zhàn)案例手冊(cè)(一)

    本文為創(chuàng)龍科技DR1 系列評(píng)估 PS+PL 異構(gòu)多核開發(fā)指南,涵蓋 9 類
    的頭像 發(fā)表于 01-14 15:37 ?173次閱讀
    <b class='flag-5'>DR1</b> <b class='flag-5'>系列</b><b class='flag-5'>核心板</b> <b class='flag-5'>PS+PL</b> <b class='flag-5'>異構(gòu)</b><b class='flag-5'>多核實(shí)戰(zhàn)</b>案例<b class='flag-5'>手冊(cè)</b>(一)

    DR1 系列評(píng)估 PS 端裸機(jī)與 FreeRTOS 開發(fā)案例手冊(cè)

    本文為創(chuàng)龍科技DR1 系列評(píng)估 PS 端裸機(jī)與 FreeRTOS 開發(fā)指南,涵蓋三大核心案例與雙開發(fā)模式實(shí)現(xiàn)。
    的頭像 發(fā)表于 01-19 17:12 ?159次閱讀
    <b class='flag-5'>DR1</b> <b class='flag-5'>系列</b>評(píng)估<b class='flag-5'>板</b> <b class='flag-5'>PS</b> 端裸機(jī)與 FreeRTOS 開發(fā)案例<b class='flag-5'>手冊(cè)</b>