AD9083：16通道、125 MHz帶寬JESD204B模數(shù)轉(zhuǎn)換器的全方位解析

在電子設(shè)計(jì)領(lǐng)域，模數(shù)轉(zhuǎn)換器（ADC）的性能直接影響著整個(gè)系統(tǒng)的精度和效率。AD9083作為一款16通道、125 MHz帶寬的JESD204B模數(shù)轉(zhuǎn)換器，憑借其卓越的性能和豐富的功能，在毫米波成像、電子波束形成和相控陣等眾多領(lǐng)域得到了廣泛應(yīng)用。今天，我們就來深入了解一下這款強(qiáng)大的ADC。

文件下載：AD9083.pdf

一、AD9083的核心特性

1. 電源與帶寬

AD9083支持1.0 V和1.8 V的電源供電，擁有125 MHz的可用模擬輸入帶寬，最高采樣率可達(dá)2 GSPS。在2.0 GSPS編碼下，100 MHz帶寬內(nèi)的噪聲譜密度低至 -145 dBFS/Hz，展現(xiàn)出出色的噪聲性能。

2. 信號(hào)指標(biāo)

在不同帶寬下，AD9083都能提供優(yōu)異的信號(hào)指標(biāo)。例如，在2.0 GSPS編碼、100 MHz帶寬時(shí)，SNR為66 dBFS；在15.625 MHz帶寬時(shí)，SNR可達(dá)82 dBFS。同時(shí)，SFDR在100 MHz帶寬時(shí)為60 dBc，在15.625 MHz帶寬時(shí)為80 dBc，有效抑制了雜散信號(hào)。

3. 輸入范圍與功耗

其輸入范圍靈活，可在0.5 V p-p至2 V p-p的差分輸入范圍內(nèi)工作。每個(gè)通道在2.0 GSPS（默認(rèn)設(shè)置）下的總功耗僅為90 mW，實(shí)現(xiàn)了高性能與低功耗的平衡。

4. 數(shù)字處理能力

集成了CIC抽取濾波器、可編程DDC、數(shù)據(jù)選通等數(shù)字處理功能，支持JESD204B Subclass 1編碼輸出，最高支持16 Gbps/lane的速率，為數(shù)據(jù)處理和傳輸提供了強(qiáng)大的支持。

二、工作原理剖析

1. ADC架構(gòu)

AD9083采用一階連續(xù)時(shí)間Σ - Δ（CTSD）調(diào)制器架構(gòu)，具有一階量化噪聲整形和固有的一階sinc形抗混疊濾波功能。這種架構(gòu)通過過采樣和抗混疊濾波，有效消除了熱噪聲折疊到感興趣頻段的問題，相比奈奎斯特速率轉(zhuǎn)換器，具有更快的信號(hào)建立時(shí)間。

2. 模擬輸入

模擬輸入采用差分緩沖器，內(nèi)部共模電壓在交流耦合時(shí)為1.1 V，直流耦合時(shí)允許范圍為0.5 V至1.0 V。輸入通過可編程差分電阻進(jìn)行端接，并可配置為100 Ω、200 Ω或開路。前端還集成了可編程單極低通濾波器（LPF），可有效減少輸入噪聲。

3. 時(shí)鐘輸入

ADC采樣時(shí)鐘由片上集成的整數(shù)PLL VCO生成，通過向CLK±差分輸入提供參考時(shí)鐘信號(hào)實(shí)現(xiàn)。參考時(shí)鐘輸入范圍為50 MHz至500 MHz，PLL將參考時(shí)鐘倍頻至所需的ADC采樣時(shí)鐘頻率。

三、數(shù)字信號(hào)處理

1. 信號(hào)處理模塊

每個(gè)ADC都有一個(gè)信號(hào)處理模塊，用于過濾Σ - Δ ADC的帶外噪聲并降低采樣率。該模塊包含CIC濾波器、DDC和多個(gè)FIR抽取濾波器，可根據(jù)應(yīng)用需求進(jìn)行靈活配置。

2. 非突發(fā)模式數(shù)據(jù)路徑

在非突發(fā)模式下，輸入數(shù)據(jù)可直接來自ADC或通過CIC濾波器輸出。通過DP_CTRL寄存器可配置多路復(fù)用器，實(shí)現(xiàn)數(shù)據(jù)的合理路由。

3. 突發(fā)模式數(shù)據(jù)路徑

突發(fā)模式適用于步進(jìn)頻率調(diào)制突發(fā)（SFCW）應(yīng)用。數(shù)據(jù)從CIC濾波器同時(shí)發(fā)送到三個(gè)DDC通道，每個(gè)DDC通道都有一個(gè)7位NCO，可將輸出調(diào)至直流。

四、JESD204B接口

1. 接口概述

AD9083的數(shù)字輸出遵循JEDEC標(biāo)準(zhǔn)JESD204B，通過該接口可將ADC的并行數(shù)據(jù)轉(zhuǎn)換為串行數(shù)據(jù)輸出，最高支持16 Gbps/lane的速率。

2. 鏈路建立

JESD204B鏈路建立過程包括代碼組同步（CGS）、初始車道對(duì)齊序列（ILAS）和用戶數(shù)據(jù)與錯(cuò)誤檢測(cè)三個(gè)步驟。通過特殊控制字符實(shí)現(xiàn)鏈路的同步和數(shù)據(jù)傳輸。

3. 物理層輸出

數(shù)字輸出采用動(dòng)態(tài)100 Ω內(nèi)部端接，推薦在接收器輸入處放置100 Ω差分端接電阻，以確保信號(hào)的穩(wěn)定傳輸。同時(shí)，可通過SPI寄存器調(diào)整輸出擺幅和去加重功能。

五、應(yīng)用案例

1. 寬帶實(shí)輸出模式

在寬帶實(shí)輸出模式下，配置AD9083的采樣率為2 GSPS，片上PLL參考為250 MHz，低通濾波器截止頻率為800 MHz等參數(shù)。該模式下總功耗約為1.42 W，適用于對(duì)帶寬要求較高的應(yīng)用場(chǎng)景。

2. 窄帶復(fù)輸出模式

窄帶復(fù)輸出模式中，配置采樣率同樣為2 GSPS，NCO0/混頻器用于頻率轉(zhuǎn)換，輸出帶寬為±12.7187 MHz?？偣募s為1.17 W，適合對(duì)信號(hào)精度和頻率轉(zhuǎn)換有要求的應(yīng)用。

六、編程與配置

1. SPI接口

AD9083通過SPI接口進(jìn)行配置，用戶可通過SPI對(duì)寄存器進(jìn)行讀寫操作，實(shí)現(xiàn)對(duì)轉(zhuǎn)換器的功能配置。

2. 編程序列

上電后，需要按照特定的編程序列對(duì)AD9083進(jìn)行配置，包括電源斜坡上升、軟復(fù)位、延遲等待、配置支持電路和FPGA等步驟。通過高級(jí)API函數(shù)調(diào)用，可簡(jiǎn)化配置過程。

七、總結(jié)

AD9083作為一款高性能的模數(shù)轉(zhuǎn)換器，憑借其豐富的功能、優(yōu)異的性能和靈活的配置選項(xiàng)，為電子工程師在毫米波成像、電子波束形成等領(lǐng)域的設(shè)計(jì)提供了強(qiáng)大的支持。在實(shí)際應(yīng)用中，我們需要根據(jù)具體需求合理配置參數(shù)，充分發(fā)揮其優(yōu)勢(shì)，以實(shí)現(xiàn)系統(tǒng)的最佳性能。你在使用AD9083過程中遇到過哪些問題呢？歡迎在評(píng)論區(qū)分享交流。