MAX144/MAX145：低功耗12位ADC的卓越之選

在電子設(shè)計(jì)領(lǐng)域，模擬到數(shù)字的轉(zhuǎn)換是一項(xiàng)關(guān)鍵技術(shù)，而ADC（模擬 - 數(shù)字轉(zhuǎn)換器）則是實(shí)現(xiàn)這一轉(zhuǎn)換的核心組件。今天，我們要深入探討的是MAXIM公司推出的MAX144/MAX145，這兩款+2.7V低功耗、2通道、108ksps、串行12位ADC，它們在8引腳μMAX封裝中展現(xiàn)出了強(qiáng)大的性能。

文件下載：MAX144.pdf

一、產(chǎn)品概述

MAX144/MAX145采用8引腳μMAX和DIP封裝，單電源供電范圍為+2.7V至+5.25V。它們具備7.4μs逐次逼近型ADC、自動(dòng)掉電功能、2.5μs快速喚醒、片上時(shí)鐘以及高速3線串行接口。在最大采樣率108ksps時(shí)，功耗僅為3.2mW（ (V_{DD}=+3.6V) ），在較低吞吐量速率下，自動(dòng)關(guān)機(jī)模式（0.2μA）可進(jìn)一步降低功耗。

MAX144提供2通道單端操作，輸入信號范圍為0至VREF；MAX145則接受偽差分輸入，范圍同樣為0至VREF。其3線串行接口與SPI?、QSPI?和MICROWIRE?兼容，可通過外部時(shí)鐘訪問數(shù)據(jù)。

二、產(chǎn)品特性

2.1 電源與通道配置

• 單電源操作：支持+2.7V至+5.25V的單電源供電，為設(shè)計(jì)帶來了靈活性。
• 通道類型：MAX144有兩個(gè)單端通道，MAX145有一個(gè)偽差分通道，可滿足不同的應(yīng)用需求。

2.2 低功耗設(shè)計(jì)

• 在不同采樣率下，電流消耗表現(xiàn)優(yōu)秀。例如，在108ksps、+3V供電時(shí)為0.9mA；10ksps、+3V供電時(shí)為100μA；1ksps、+3V供電時(shí)為10μA；掉電模式下僅為0.2μA。

2.3 其他特性

• 內(nèi)部跟蹤/保持：確保信號采樣的準(zhǔn)確性。
• 高采樣率：達(dá)到108ksps，可處理高速信號。
• 兼容接口：SPI/QSPI/MICROWIRE兼容的3線串行接口，方便與其他設(shè)備連接。
• 小封裝：8引腳μMAX封裝節(jié)省空間。
• 引腳兼容10位版本：提供更多選擇。

三、電氣特性

3.1 直流精度

• 分辨率：12位，能提供較高的精度。
• 相對精度：MAX14_A型號的INL為±0.5 LSB，MAX14_B型號為±1 LSB。
• 差分非線性：DNL為±0.75 LSB，且在整個(gè)溫度范圍內(nèi)無丟失碼。
• 偏移誤差：±3 LSB。
• 增益誤差：有相應(yīng)的溫度系數(shù)，為±0.8 ppm/°C。
• 通道間匹配：通道間偏移匹配和增益匹配均為±0.05 LSB。

3.2 動(dòng)態(tài)特性

• 信號噪聲比加失真比（SINAD）：在特定條件下達(dá)到70 dB。
• 總諧波失真（THD）：包括5次諧波時(shí)為 -80 dB。
• 無雜散動(dòng)態(tài)范圍（SFDR）：80 dB。
• 通道間串?dāng)_： -85 dB。
• 帶寬：小信號帶寬為2.25 MHz，全功率帶寬為1.0 MHz。

3.3 轉(zhuǎn)換速率

• 轉(zhuǎn)換時(shí)間：外部時(shí)鐘模式下，16個(gè)時(shí)鐘周期/轉(zhuǎn)換周期（108ksps）時(shí)為7.4 μs。
• 跟蹤/保持采集時(shí)間：2.5 μs。
• 孔徑延遲：25 ns。
• 孔徑抖動(dòng)：<50 ps。

3.4 其他特性

• 模擬輸入：電壓范圍為0至VREF，多路復(fù)用器泄漏電流為±0.01至±1 μA，輸入電容為16 pF。
• 外部參考：輸入電壓范圍為0至VDD + 50mV，輸入電流在VREF = 2.5V時(shí)為100至140 μA，輸入電阻為18至25 kΩ，關(guān)機(jī)時(shí)REF輸入電流為0.01至10 μA。
• 數(shù)字輸入輸出：輸入高電壓、低電壓、遲滯、泄漏電流和電容等參數(shù)都有明確規(guī)定。
• 電源要求：正電源電壓范圍為2.7至5.25V，工作模式下電流為0.9至2.0 mA，關(guān)機(jī)模式下為0.2至5 μA，電源抑制比為±0.15 mV。

四、工作原理

4.1 采樣架構(gòu)

MAX144/MAX145采用逐次逼近型轉(zhuǎn)換（SAR）技術(shù)和片上跟蹤 - 保持（T/H）結(jié)構(gòu)。在單端模式（MAX144）下，CH0和CH1通道均參考GND，可連接不同信號源，轉(zhuǎn)換在兩個(gè)通道間交替進(jìn)行，通道切換通過CS/SHDN引腳實(shí)現(xiàn)。對于MAX145，其輸入通道形成一個(gè)偽差分通道對（CH+，CH-），只有IN+信號被采樣，IN-需在轉(zhuǎn)換期間保持穩(wěn)定。

4.2 跟蹤/保持階段

在CS/SHDN下降沿，T/H階段進(jìn)入跟蹤模式。對于MAX144，采樣正輸入；對于MAX145，采樣輸入信號的差值。T/H階段獲取輸入信號的時(shí)間與輸入電容的充電速度有關(guān)，可通過公式 (tACQ = 9(RS + RIN) CIN) 計(jì)算，其中RS為輸入信號源阻抗，RIN為輸入電阻（9kΩ），CIN為輸入電容（16pF）。當(dāng)源阻抗低于1kΩ時(shí)，對AC性能影響不大；若使用更高源阻抗，可連接0.01μF電容形成RC濾波器，但會(huì)限制信號帶寬。

4.3 時(shí)鐘模式選擇

• 內(nèi)部時(shí)鐘模式：當(dāng) (fSCLK < 100kHz) 或 (fSCLK > 2.17MHz) 時(shí)使用。在此模式下，器件由內(nèi)部激光微調(diào)振蕩器運(yùn)行，允許處理器在方便的時(shí)候讀取轉(zhuǎn)換結(jié)果，時(shí)鐘速率范圍為0至5MHz。通過在CS/SHDN高低轉(zhuǎn)換期間保持SCLK高電平來選擇該模式。
• 外部時(shí)鐘模式：當(dāng) (fSCLK = 100kHz) 至2.17MHz時(shí)使用。通過在SCLK為低電平時(shí)將CS/SHDN從高電平轉(zhuǎn)換為低電平來選擇該模式。外部時(shí)鐘信號不僅用于移出數(shù)據(jù)，還驅(qū)動(dòng)模數(shù)轉(zhuǎn)換，輸入在第二個(gè)時(shí)鐘脈沖下降沿采樣，轉(zhuǎn)換必須在140μs內(nèi)完成，以防止T/H電容下垂導(dǎo)致轉(zhuǎn)換結(jié)果下降。

4.4 輸出數(shù)據(jù)格式

輸出為16位串行數(shù)據(jù)流，前三位始終為邏輯高（內(nèi)部時(shí)鐘模式包含EOC位），接著是通道標(biāo)識(shí)（CHID），然后是12位數(shù)據(jù)（MSB優(yōu)先格式）。DOUT在SCLK下降沿轉(zhuǎn)換，CS/SHDN為高電平時(shí)輸出為高阻抗。

五、應(yīng)用信息

5.1 信號指標(biāo)計(jì)算

• 信噪比（SNR）：理論最大SNR為滿量程模擬輸入（RMS值）與RMS量化誤差的比值，實(shí)際中還需考慮其他噪聲源。
• 信號噪聲比加失真（SINAD）：是輸入信號基頻的RMS幅度與其他ADC輸出信號RMS等效值的比值。
• 有效位數(shù)（ENOB）：表示ADC在特定輸入頻率和采樣率下的全局精度，可通過公式 (ENOB = (SINAD - 1.76) / 6.02) 計(jì)算。
• 總諧波失真（THD）：是輸入信號前五個(gè)諧波的RMS和與基頻本身的比值。
• 無雜散動(dòng)態(tài)范圍（SFDR）：是基頻（最大信號分量）的RMS幅度與下一個(gè)最大雜散分量的RMS值的比值（不包括直流偏移）。

5.2 接口連接

• 標(biāo)準(zhǔn)接口兼容性：與SPI、QSPI和MICROWIRE標(biāo)準(zhǔn)串行接口完全兼容。在連接時(shí)，需將CPU的串行接口設(shè)置為主模式，選擇100kHz至2.17MHz的時(shí)鐘頻率（外部時(shí)鐘模式），并按照特定的步驟進(jìn)行操作，如拉低CS/SHDN、等待喚醒時(shí)間、激活SCLK等。
• 不同接口的具體配置：在SPI和MICROWIRE接口中，設(shè)置 (CPOL = 0) 和 (CPHA = 0) ；在QSPI接口中，支持最大 (fSCLK) 為2.17MHz；與PIC16/PIC17控制器連接時(shí)，需配置同步串口控制寄存器（SSPCON）和同步串口狀態(tài)寄存器（SSPSTAT）。

5.3 布局、接地和旁路

為獲得最佳性能，應(yīng)使用印刷電路板（PCB），確保模擬和數(shù)字走線適當(dāng)分離，避免數(shù)字信號路徑布置在ADC封裝下方。使用單獨(dú)的模擬和數(shù)字PCB接地部分，通過單點(diǎn)連接兩個(gè)接地系統(tǒng)，并確保接地返回路徑低阻抗且盡可能短。對電源VDD進(jìn)行旁路處理，使用兩個(gè)并聯(lián)電容器（0.1μF和1μF）靠近電源引腳，并在電源噪聲較大時(shí)添加衰減電阻（10Ω）。

六、總結(jié)

MAX144/MAX145憑借其低功耗、高采樣率、良好的電氣性能和豐富的接口兼容性，成為電池供電和數(shù)據(jù)采集應(yīng)用以及對功耗和空間要求苛刻的電路的理想選擇。在實(shí)際設(shè)計(jì)中，工程師們需要根據(jù)具體的應(yīng)用場景，合理選擇時(shí)鐘模式、處理輸入信號、優(yōu)化布局和接地，以充分發(fā)揮這兩款A(yù)DC的性能。你在使用類似ADC時(shí)遇到過哪些挑戰(zhàn)呢？歡迎在評論區(qū)分享你的經(jīng)驗(yàn)。