MAX1246/MAX1247：低功耗4通道12位串行ADC的卓越之選

在電子設(shè)計領(lǐng)域，模擬到數(shù)字的轉(zhuǎn)換是一個關(guān)鍵環(huán)節(jié)，而ADC（模擬數(shù)字轉(zhuǎn)換器）的性能直接影響著整個系統(tǒng)的精度和效率。今天，我們就來深入探討一下Maxim公司的MAX1246/MAX1247這兩款+2.7V低功耗4通道12位串行ADC。

文件下載：MAX1247.pdf

一、產(chǎn)品概述

MAX1246/MAX1247是兩款高性能的12位數(shù)據(jù)采集系統(tǒng)，它們將4通道多路復(fù)用器、高帶寬跟蹤/保持電路以及串行接口集于一身，具備高轉(zhuǎn)換速度和低功耗的顯著特點。其中，MAX1246采用單+2.7V至+3.6V電源供電，而MAX1247則可以在單+2.7V至+5.25V電源下工作。這兩款器件的模擬輸入均支持軟件配置，可實現(xiàn)單極性/雙極性以及單端/差分操作。

產(chǎn)品特性

1. 通道配置靈活：提供4通道單端或2通道差分輸入，滿足不同的應(yīng)用需求。
2. 寬電源電壓范圍：MAX1246的電源電壓范圍為+2.7V至+3.6V，MAX1247為+2.7V至+5.25V，增強了產(chǎn)品的適用性。
3. 內(nèi)部參考電壓：MAX1246具備內(nèi)部2.5V參考電壓，方便設(shè)計使用。
4. 低功耗設(shè)計：在不同的采樣率下，功耗表現(xiàn)出色。例如，在133ksps、3V電源時，電流僅為1.2mA；在1ksps、3V電源時，電流為54μA；在掉電模式下，電流低至1μA。
5. 兼容多種接口：4線串行接口與SPI?/QSPI?和MICROWIRE?設(shè)備直接連接，無需外部邏輯，還可直接連接TMS320系列數(shù)字信號處理器。
6. 軟件可配置輸入模式：支持單極性或雙極性輸入，增加了設(shè)計的靈活性。
7. 小巧封裝：采用16引腳QSOP封裝，占用的電路板面積與8引腳SO相同，節(jié)省空間。

二、電氣特性

直流精度

• 分辨率：12位，能夠提供較高的精度。
• 相對精度：不同型號的INL（積分非線性）有所差異，如MAX124_A/MAX124_B的INL為±0.5 LSB，MAX1247C為±2.0 LSB。
• 無漏碼：保證了12位的分辨率，確保數(shù)據(jù)的準(zhǔn)確性。
• 差分非線性：DNL（差分非線性）在±1 LSB以內(nèi)，保證了轉(zhuǎn)換的線性度。
• 偏移誤差：不同型號的偏移誤差在±0.5至±4 LSB之間。
• 增益誤差：增益誤差在±0.5至±4 LSB之間，并且增益溫度系數(shù)為±0.25 ppm/°C，保證了在不同溫度下的穩(wěn)定性。
• 通道間偏移匹配：通道間的偏移匹配為±0.25 LSB，確保各通道之間的一致性。

動態(tài)特性

• 信噪失真比（SINAD）：MAX124_A/MAX124_B的SINAD典型值為73 dB，MAX1247C為73 dB，能夠有效抑制噪聲和失真。
• 總諧波失真（THD）：高達5次諧波時，MAX124_A/MAX124_B的THD為 -88 dB，MAX1247C為 -88 dB，保證了信號的純凈度。
• 無雜散動態(tài)范圍（SFDR）：MAX124_A/MAX124_B的SFDR典型值為90 dB，MAX1247C為90 dB，能夠有效抑制雜散信號。
• 通道間串?dāng)_：在65kHz、2.500VP.P時，通道間串?dāng)_為 -85 dB，減少了通道之間的干擾。
• 小信號帶寬：小信號帶寬為2.25 MHz，能夠處理高頻信號。
• 全功率帶寬：全功率帶寬為1.0 MHz，滿足不同的應(yīng)用需求。

其他特性

• 轉(zhuǎn)換時間：內(nèi)部時鐘模式下，SHDN = FLOAT時，轉(zhuǎn)換時間為5.5至7.5 μs；外部時鐘模式下，轉(zhuǎn)換時間為35至65 μs。
• 跟蹤/保持采集時間：跟蹤/保持采集時間為1.5 μs，確保能夠快速準(zhǔn)確地采集信號。
• 孔徑延遲：孔徑延遲為30 ns，減少了信號采集的延遲。
• 孔徑抖動：孔徑抖動小于50 ps，保證了信號采集的穩(wěn)定性。

三、工作原理

偽差分輸入

ADC的模擬比較器采用偽差分輸入架構(gòu)。在單端模式下，IN+內(nèi)部連接到CH0 - CH3，IN-連接到COM；在差分模式下，IN+和IN-從CH0/CH1和CH2/CH3兩對通道中選擇。在差分模式下，只有IN+的信號被采樣，IN-必須在轉(zhuǎn)換過程中相對于AGND保持穩(wěn)定在±0.5LSB（最佳結(jié)果為±0.1LSB），可通過連接0.1μF電容到IN-與AGND之間來實現(xiàn)。

跟蹤/保持

跟蹤/保持電路在8位控制字的第5位移入后的下降沿進入跟蹤模式，在第8位移入后的下降沿進入保持模式。根據(jù)輸入模式的不同，采樣的信號也有所不同。跟蹤/保持的采集時間與輸入信號的源阻抗有關(guān)，源阻抗越高，采集時間越長。采集時間tACQ的計算公式為： [t{ACQ}=9 timesleft(RS{S}+R{IN}right) × 16 pF] 其中，(R{IN}=9 k Omega) ，RS為輸入信號的源阻抗，tACQ不小于1.5μs。當(dāng)源阻抗低于1kΩ時，對ADC的AC性能影響不大；若使用更高的源阻抗，可在單個模擬輸入上連接0.01μF電容，但會形成RC濾波器，限制ADC的信號帶寬。

輸入帶寬

ADC的輸入跟蹤電路具有2.25MHz的小信號帶寬，可通過欠采樣技術(shù)對高速瞬態(tài)事件進行數(shù)字化處理，并測量帶寬超過ADC采樣率的周期性信號。為避免高頻信號混疊到感興趣的頻帶內(nèi)，建議使用抗混疊濾波器。

模擬輸入保護

內(nèi)部保護二極管將模擬輸入鉗位到VDD和AGND，允許通道輸入引腳在AGND - 0.3V至VDD + 0.3V之間擺動而不損壞。但為了在滿量程附近進行準(zhǔn)確轉(zhuǎn)換，輸入電壓不得超過VDD 50mV或低于AGND 50mV。若模擬輸入超過電源電壓50mV，不要使關(guān)閉通道的保護二極管正向偏置電流超過4mA。

啟動轉(zhuǎn)換

時鐘模式

MAX1246/MAX1247可以使用外部串行時鐘或內(nèi)部時鐘進行逐次逼近轉(zhuǎn)換。

• 外部時鐘模式：外部時鐘不僅用于數(shù)據(jù)的移入和移出，還驅(qū)動模數(shù)轉(zhuǎn)換步驟。SSTRB在控制字節(jié)的最后一位之后的一個時鐘周期內(nèi)脈沖高電平，逐次逼近位決策在接下來的12個SCLK下降沿出現(xiàn)在DOUT上。當(dāng)CS為高電平時，SSTRB和DOUT進入高阻抗?fàn)顟B(tài)；下一個CS下降沿后，SSTRB輸出邏輯低電平。若串行時鐘頻率低于100kHz，或串行時鐘中斷可能導(dǎo)致轉(zhuǎn)換間隔超過120μs，建議使用內(nèi)部時鐘模式。
• 內(nèi)部時鐘模式：MAX1246/MAX1247內(nèi)部生成自己的轉(zhuǎn)換時鐘，減輕了微處理器運行SAR轉(zhuǎn)換時鐘的負擔(dān)，允許在處理器方便的時候以0MHz至2MHz的任何時鐘速率讀取轉(zhuǎn)換結(jié)果。SSTRB在轉(zhuǎn)換開始時變?yōu)榈碗娖?，轉(zhuǎn)換完成時變?yōu)楦唠娖剑畲蟮碗娖綍r間為7.5μs（(overline{SHDN}= FLOAT) ），在此期間SCLK應(yīng)保持低電平以獲得最佳噪聲性能。轉(zhuǎn)換完成后，SCLK可在任何時間將數(shù)據(jù)從內(nèi)部寄存器中時鐘輸出。CS在轉(zhuǎn)換開始后無需保持低電平，拉高CS可防止數(shù)據(jù)時鐘輸入到MAX1246/MAX1247并使DOUT處于三態(tài)，但不會影響正在進行的內(nèi)部時鐘模式轉(zhuǎn)換。

四、應(yīng)用信息

上電復(fù)位

上電時，如果SHDN未被拉低，內(nèi)部上電復(fù)位電路將使MAX1246/MAX1247在內(nèi)部時鐘模式下激活，準(zhǔn)備進行轉(zhuǎn)換，SSTRB為高電平。電源穩(wěn)定后，內(nèi)部復(fù)位時間為10μs，在此期間不應(yīng)進行轉(zhuǎn)換。上電時SSTRB為高電平，若CS為低電平，DIN上的第一個邏輯“1”被解釋為啟動位。在進行轉(zhuǎn)換之前，DOUT輸出零。

參考緩沖器補償

SHDN除了具有關(guān)機功能外，還可選擇內(nèi)部或外部補償。補償方式會影響上電時間和最大轉(zhuǎn)換速度。將SHDN浮空選擇外部補償，典型工作電路在VREF處使用4.7μF電容，可確保參考緩沖器穩(wěn)定并允許轉(zhuǎn)換器以2MHz的全時鐘速度運行，但會增加上電時間。將SHDN拉高選擇內(nèi)部補償，無需在VREF處使用外部電容，上電時間最短，內(nèi)部時鐘模式下最大時鐘速率為2MHz，外部時鐘模式下為400kHz。

選擇掉電模式

可以通過在轉(zhuǎn)換之間將轉(zhuǎn)換器置于低電流關(guān)機狀態(tài)來節(jié)省功率。通過DIN控制字節(jié)的第1位和第0位（SHDN為高電平或浮空）選擇全掉電模式或快速掉電模式。在兩種軟件掉電模式下，串行接口保持工作，但ADC不進行轉(zhuǎn)換。任何時候?qū)HDN拉低可完全關(guān)閉轉(zhuǎn)換器，SHDN會覆蓋控制字節(jié)的第1位和第0位。全掉電模式關(guān)閉所有消耗靜態(tài)電流的芯片功能，將電源電流降低到2μA（典型值）；快速掉電模式關(guān)閉除帶隙參考之外的所有電路，電源電流為30μA。在內(nèi)部補償模式下，上電時間可縮短至5μs。

內(nèi)部和外部參考

MAX1246可使用內(nèi)部或外部參考電壓，而MAX1247需要外部參考。外部參考可以直接連接到VREF或REFADJ引腳。內(nèi)部緩沖器設(shè)計為為MAX1246和MAX1247的VREF提供2.5V電壓。MAX1246的內(nèi)部微調(diào)1.21V參考通過2.06的增益進行緩沖，MAX1247的REFADJ引腳也通過2.00的增益進行緩沖，將REFADJ處的外部1.25V參考縮放為VREF處的2.5V。

布局、接地和旁路

為了獲得最佳性能，建議使用印刷電路板，不推薦使用繞線板。電路板布局應(yīng)確保數(shù)字和模擬信號線相互分離，避免模擬和數(shù)字（尤其是時鐘）線相互平行，或數(shù)字線位于ADC封裝下方。建立單點模擬接地（星形接地點）在AGND，與邏輯接地分開，將所有其他模擬接地和DGND連接到星形接地。為了實現(xiàn)最低噪聲操作，返回星形接地電源的接地路徑應(yīng)具有低阻抗且盡可能短。在VDD電源中，高頻噪聲可能會影響ADC中的高速比較器，可在MAX1246/MAX1247的引腳1附近使用0.1μF和1μF電容將電源旁路到星形接地，盡量減小電容引線長度以獲得最佳電源噪聲抑制效果。如果電源非常嘈雜，可連接一個10Ω電阻作為低通濾波器。

高速數(shù)字接口

MAX1246/MAX1247可以通過圖19所示的電路與QSPI接口（(fSCLK =2.0 MHz) ，(CPOL=0) ，(CPHA =0) ）。該QSPI電路可以編程為對四個通道中的每個通道進行轉(zhuǎn)換，結(jié)果存儲在內(nèi)存中，而不會給CPU帶來負擔(dān)，因為QSPI包含自己的微序列器。MAX1246/MAX1247在其最大外部時鐘頻率2MHz以內(nèi)與QSPI兼容。

TMS320LC3x接口

圖20展示了將MAX1246/MAX1247與TMS320在外部時鐘模式下接口的應(yīng)用電路，其時序圖如圖21所示。啟動MAX1246/MAX1247的轉(zhuǎn)換并讀取結(jié)果的步驟如下：

1. 配置TMS320，將CLKX（發(fā)送時鐘）設(shè)置為高電平有效輸出時鐘，CLKR（TMS320接收時鐘）設(shè)置為高電平有效輸入時鐘，并將CLKX和CLKR與MAX1246/MAX1247的SCLK輸入連接。
2. TMS320的XF_ I/O端口將MAX1246/MAX1247的CS引腳拉低，使數(shù)據(jù)能夠時鐘輸入到MAX1246/MAX1247的DIN。
3. 向MAX1246/MAX1247寫入一個8位字（1XXXXX11）以啟動轉(zhuǎn)換并將設(shè)備置于外部時鐘模式，根據(jù)具體應(yīng)用選擇合適的XXXXX位值。
4. 通過TMS320的FSR輸入監(jiān)控MAX1246/MAX1247的SSTRB輸出，SSTRB輸出的下降沿表示轉(zhuǎn)換正在進行，數(shù)據(jù)準(zhǔn)備好從MAX1246/MAX1247接收。
5. TMS320在SCLK的接下來16個上升沿上讀取一個數(shù)據(jù)位，這些數(shù)據(jù)位代表12位轉(zhuǎn)換結(jié)果，后面跟著四個尾隨位，應(yīng)忽略。
6. 將CS拉高以禁用MAX1246/MAX1247，直到下一次轉(zhuǎn)換啟動。

五、總結(jié)

MAX1246/MAX1247以其低功耗、高性能和靈活的配置，成為了許多應(yīng)用場景下的理想選擇。無論是便攜式數(shù)據(jù)記錄、醫(yī)療儀器、筆式數(shù)字化儀，還是數(shù)據(jù)采集、電池供電儀器和過程控制等領(lǐng)域，都能發(fā)揮出其卓越的性能。在實際設(shè)計中，我們需要根據(jù)具體的應(yīng)用需求，合理選擇電源電壓、參考電壓、時鐘模式和掉電模式等參數(shù)，同時注意電路板的布局、接地和旁路等問題，以確保系統(tǒng)的穩(wěn)定性和可靠性。你在使用MAX1246/MAX1247時遇到過哪些問題？又是如何解決的呢？歡迎在評論區(qū)分享你的經(jīng)驗和見解。