文章
-
行業(yè)資訊 I TÜV 萊茵測試中心的愛立信蜂窩網絡2022-05-28 01:15
今年3月末,我們到訪了德國TÜV萊茵測試中心。TÜV的全稱是“TechnischerÜberwachungsverein”,即技術檢驗協(xié)會。TÜV主要包括三家大型機構,分別是TÜV北德、TÜV萊茵和TÜV南德,還有一些比較小的獨立機構:TÜV圖林根、TÜV薩爾州和TÜV奧地利。目前,他們開展了很多汽車方面的技術驗證工作;但最初早在汽車發(fā)明問世之前,TÜV以檢網絡 1201瀏覽量 -
Allegro小技巧 | 如何設置差分線能夠有效減少報錯2022-05-28 01:13
在PCB設計過程中,差分信號是比較重要的信號,一般設置差分信號到其它信號的間距是20mil,但是設置完差分信號到其它信號的間距之后,差分對內PN之間不滿足20mil的間距,會報錯,如1所示:圖1差分信號對內報錯示意圖如圖2所示,差分信號到其它信號的間距是20mil,但是差分按照阻抗線寬走線,間距是8mil,所以出現DRC的錯誤。本文向大家介紹如何將所有的差分PCB設計 11631瀏覽量 -
技術資訊 | 在高速設計中如何消除寄生電容?2022-05-28 01:11
本文要點寄生電容的定義寄生電容影響電路機理消除寄生電容的方法當你想到寄生蟲時,你可能會想到生物學上的定義——一種生活在宿主身上或在宿主體內的有機體,從宿主身上吸取食物。從這個意義上說,寄生蟲可能是巨大的麻煩或導致嚴重的健康問題。當然,作為一個PCB設計人員,您可能知道另一種寄生蟲—寄生電容。雖然您不必擔心電路中的生物寄生,但了解如何消除寄生電容可以幫助提高P電容 5590瀏覽量 -
技術資訊 | 如何快速直觀地對電路板進行故障排除?2022-05-24 03:05
-
技術資訊 I 如何減少接地噪聲2022-05-24 03:02
-
Allegro小技巧 | 如何使用Allegro精準定位刪除Out of data shape銅皮框2022-05-24 03:00
點擊上方藍色字關注我們~通常我們在設計完成之后,需要對所有的銅皮進行smooth處理,在進行smooth處理的時候,有時會因為鋪銅的錯誤操作,出現一塊或者幾塊銅皮不能更新,出現Outofdatashape的問題,如圖1所示。圖1無法更新銅皮示意圖這種情況,是因為重新鋪銅之前沒刪干凈原來的銅皮或者是一塊銅皮完全被包含在另一塊銅皮里造成的,那塊小的銅會被擠得消失allegro 5318瀏覽量 -
技術資訊 I 如何在IC封裝中使用”設計同步分析”流程解決信號完整性問題2022-05-24 02:58
-
技術資訊 I PCB 設計中的高速模擬版圖設計技巧2022-05-24 02:56
本文要點使PCB達到最佳模擬信號性能。模擬版圖的PCB放置和布線技巧。有助于PCB設計的CAD工具。如今,有大批員工的辦公地點從傳統(tǒng)辦公室轉為遠程居家,數字時代的發(fā)展變化不言而喻。從在線文檔共享到視頻會議,遠程員工正在盡可能地利用計算機和網絡所帶來的便利。不過,我們是數字時代的一部分也并不意味著我們生活在數字世界中。我們的世界充滿了聲色光影,必須通過模擬電子PCB設計 1634瀏覽量 -
Allegro小技巧 | 如何在走線、銅皮、焊盤上顯示網絡名稱2022-05-24 02:54
點擊上方藍色字關注我們~在Allegro軟件16.6版本及以上版本,增加了顯示網絡名稱的功能,方便進行布線設計。本文向大家講解,如何將網絡命令進行顯示,具體的操作步驟如下所示:01第一步首先將Opengl模式開啟,進入用戶參數設置界面,在Display顯示界面選擇Opengl,右側的第一項復選框不要勾選,如圖1所示;圖1開啟Opengl模式示意圖02第二步開allegro 28570瀏覽量 -
技術資訊 I PCB 射頻天線設計和版圖創(chuàng)建技巧2022-05-08 01:16