91欧美超碰AV自拍|国产成年人性爱视频免费看|亚洲 日韩 欧美一厂二区入|人人看人人爽人人操aV|丝袜美腿视频一区二区在线看|人人操人人爽人人爱|婷婷五月天超碰|97色色欧美亚州A√|另类A√无码精品一级av|欧美特级日韩特级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

FPGA之家

文章:882 被閱讀:473.1w 粉絲數(shù):211 關(guān)注數(shù):0 點贊數(shù):74

廣告

使用AXI-Full接口的IP進行DDR的讀寫測試

首先對本次工程進行簡要說明:本次工程使用AXI-Full接口的IP進行DDR的讀寫測試。在我們的DD....
的頭像 FPGA之家 發(fā)表于 07-18 09:53 ?7180次閱讀
使用AXI-Full接口的IP進行DDR的讀寫測試

AXI總線協(xié)議的簡單知識

關(guān)于AXI總線協(xié)議的一些簡單知識,通過閱讀Xilinx的使用指導(dǎo)手冊(UG1037),結(jié)合正點原子的....
的頭像 FPGA之家 發(fā)表于 07-15 09:16 ?4170次閱讀

給大家介紹一種信號波峰波谷的檢測方法

對于信號波峰波谷識別在嵌入式領(lǐng)域應(yīng)該是非常廣泛的,因為大部分的信號都處于一種時變的狀態(tài),信號在時域上....
的頭像 FPGA之家 發(fā)表于 07-15 09:11 ?12669次閱讀
給大家介紹一種信號波峰波谷的檢測方法

IIC協(xié)議驅(qū)動設(shè)計

本系列將帶來FPGA的系統(tǒng)性學(xué)習(xí),從最基本的數(shù)字電路基礎(chǔ)開始,最詳細(xì)操作步驟,最直白的言語描述,手把....
的頭像 FPGA之家 發(fā)表于 07-15 09:01 ?1543次閱讀

比特對編碼的原理設(shè)計

今天一起看看比特對編碼(有的也把它稱為基4booth編碼,名字不重要,主要是思想),可以解決上文中提....
的頭像 FPGA之家 發(fā)表于 07-14 09:23 ?2665次閱讀

如何去描述度量信號的幾個概念

遇到一些朋友說信號處理真難,學(xué)是很辛苦的學(xué)了,就是不知道怎么用。學(xué)而不能致用,如此辛苦的學(xué)習(xí)就有點費....
的頭像 FPGA之家 發(fā)表于 07-14 09:19 ?1443次閱讀

V2X是什么?V2X有什么用呢?

V2X有什么用呢?在我看來最重要的一個用處是「安全」,當(dāng)車能夠?qū)崟r的和周邊其他車輛或者路側(cè)設(shè)備交互信....
的頭像 FPGA之家 發(fā)表于 07-13 09:37 ?10873次閱讀

FIFO隊列的串口數(shù)據(jù)收發(fā)方法

在嵌入式軟件的開發(fā)中,串口是十分常用且基礎(chǔ)的功能。在需要批量發(fā)送數(shù)據(jù)的場合,可以使用while循環(huán)等....
的頭像 FPGA之家 發(fā)表于 07-12 09:16 ?5359次閱讀

USB是如何工作的

USB設(shè)備現(xiàn)在是用的非常普遍的一種接口了,它即插即用的特性給人們帶來了很大的方便。
的頭像 FPGA之家 發(fā)表于 07-12 09:13 ?4180次閱讀

新建仿真工程如何開始仿真

4.1 新建仿真工程在開始動手仿真之前,首先,我們需要創(chuàng)建一個文件夾用來放置我們的 ModelSim....
的頭像 FPGA之家 發(fā)表于 07-11 11:05 ?2376次閱讀

為什么串行接口變得如此流行

盡管SERDES(SERializer/DESerializer)擁有十分復(fù)雜的設(shè)計和驗證過程,但已....
的頭像 FPGA之家 發(fā)表于 07-11 10:59 ?2453次閱讀

ModelSim手動仿真教程

在開始動手仿真之前,首先,我們需要創(chuàng)建一個文件夾用來放置我們的 ModelSim 仿真工程文件,這里....
的頭像 FPGA之家 發(fā)表于 07-11 10:58 ?6488次閱讀

SpinalHDL里用于跨時鐘域處理的一些手段方法

每一個做數(shù)字邏輯的都繞不開跨時鐘域處理,談一談SpinalHDL里用于跨時鐘域處理的一些手段方法。
的頭像 FPGA之家 發(fā)表于 07-11 10:51 ?3048次閱讀

Xilinx 7系列FPGA管腳是如何定義的

表1-1列出了7系列FPGA封裝中的管腳定義。注意:表1-12有單獨列出的專用通用用戶I/O,也有標(biāo)....
的頭像 FPGA之家 發(fā)表于 07-11 10:47 ?8622次閱讀

模板函數(shù)以及模板類的基本概念以及原理

最近使用C++做些編程,把日常遇到的些比較重要的概念總結(jié)分享一下。本文來分享一下模板類的原理,以及為....
的頭像 FPGA之家 發(fā)表于 07-11 10:42 ?2066次閱讀

C語言中的內(nèi)存管理

全局區(qū)(靜態(tài)區(qū))(static)—全局變量和靜態(tài)變量的存儲是放在一塊的,初始化的全局變量和靜態(tài)變量在....
的頭像 FPGA之家 發(fā)表于 07-11 10:37 ?1833次閱讀

UART的回環(huán)實例代碼設(shè)計

UART是異步串行通信口的總稱。它所包含的RS232RS449RS423等等是對應(yīng)各種異步串行通信口....
的頭像 FPGA之家 發(fā)表于 07-10 09:20 ?2002次閱讀

FIFO設(shè)計的難點

First Input First Output的縮寫,先入先出隊列,這是一種傳統(tǒng)的按序執(zhí)行方法,先....
的頭像 FPGA之家 發(fā)表于 07-10 09:17 ?1584次閱讀

什么是互相關(guān)函數(shù)

 什么是互相關(guān)函數(shù)?在統(tǒng)計學(xué)中,相關(guān)是描述兩個隨機變量序列或二元數(shù)據(jù)之間的統(tǒng)計關(guān)系,無論是否具有因果....
的頭像 FPGA之家 發(fā)表于 07-10 09:14 ?9413次閱讀

I2C通訊協(xié)議及其FPGA實測波形

應(yīng)答信號使用MCU、FPGA等控制器實現(xiàn)時,需要在第9個SCL時鐘周期把SDA設(shè)置為高阻輸入狀態(tài),如....
的頭像 FPGA之家 發(fā)表于 07-10 09:07 ?7337次閱讀

如何查看vivado各個模塊的資源占用情況

在vivado中 ,如何查看各個模塊的資源占用情況呢?方法如下。以在xilinx官方評估板VC709....
的頭像 FPGA之家 發(fā)表于 07-08 10:01 ?13649次閱讀

HBM的基本情況

HBM(High Bandwidth Memory,高帶寬存儲)已成為現(xiàn)代高端FPGA的一個重要標(biāo)志....
的頭像 FPGA之家 發(fā)表于 07-08 09:58 ?19484次閱讀

如何通過仿真器理解Verilog語言的思路

要想深入理解Verilog就必須正視Verilog語言同時具備硬件特性和軟件特性。
的頭像 FPGA之家 發(fā)表于 07-07 09:54 ?2219次閱讀

verilog的一些基本概念

FPGA各位和數(shù)字IC設(shè)計崗位面試時常常會問下verilog的一些基本概念,做了下整理,面試時一定用....
的頭像 FPGA之家 發(fā)表于 07-07 09:51 ?2323次閱讀

Verilog寫法:組合邏輯+時序邏輯

這種寫法沒什么問題,但是有一點,覆蓋率不好收,如果一些情況沒跑到需要一個個分析。覆蓋率會把數(shù)據(jù)信號當(dāng)....
的頭像 FPGA之家 發(fā)表于 07-07 09:37 ?7289次閱讀

MATLAB代碼仿真介紹

如圖上所示,混頻后得到了兩個頻率頻率分量為 0.5MHz 和 3.5 MHz的信號。將該信號通過一個....
的頭像 FPGA之家 發(fā)表于 07-06 10:35 ?5300次閱讀

OFDM原理及優(yōu)缺點

OFDM是一種多載波調(diào)制方案,它的基本原理是將傳輸信道分解為若干個正交的子信道,將需要傳輸?shù)母咚贁?shù)據(jù)....
的頭像 FPGA之家 發(fā)表于 07-06 10:12 ?15832次閱讀

如何提高閱讀源碼的效率

另外還需要gcc編譯源碼生成dumpfile文件,如果想要方便一些,可能還需要自己寫腳本實現(xiàn)自動化,....
的頭像 FPGA之家 發(fā)表于 07-06 10:01 ?1093次閱讀

CAN總線常見問題

信號地也稱為隔離地,為使電子設(shè)備工作時有一個統(tǒng)一的參考電位,避免有害電磁場的干擾,使設(shè)備穩(wěn)定可靠的工....
的頭像 FPGA之家 發(fā)表于 07-05 10:15 ?3034次閱讀

vivado的sdk開發(fā)工具記錄

使用像ZYNQ這樣的SOC架構(gòu)的FPGA,開發(fā)難度比較大的,能熟練開發(fā)FPGA已經(jīng)很難了,ZYNQ需....
的頭像 FPGA之家 發(fā)表于 07-05 10:12 ?3443次閱讀