91欧美超碰AV自拍|国产成年人性爱视频免费看|亚洲 日韩 欧美一厂二区入|人人看人人爽人人操aV|丝袜美腿视频一区二区在线看|人人操人人爽人人爱|婷婷五月天超碰|97色色欧美亚州A√|另类A√无码精品一级av|欧美特级日韩特级

搜索歷史

清空
搜索熱詞
      0
      • 聊天消息
      • 系統(tǒng)消息
      • 評論與回復
      VIP于 到期 續(xù)費
      登錄后你可以
      • 下載海量資料
      • 學習在線課程
      • 觀看技術視頻
      • 寫文章/發(fā)帖/加入社區(qū)
      會員中心
      創(chuàng)作中心
      發(fā)布
      創(chuàng)作活動

      完善資料讓更多小伙伴認識你，還能領取20積分哦，立即完善>

      3天內不再提示

      FPGA之家

      文章：882 被閱讀：473.3w 粉絲數：211 關注數：0 點贊數：74

      廣告

      結合vivado的sdk開發(fā)工具記錄

      vivado搭建一個簡單PS 的工程（記得勾選uart），生成bit，導出硬件，啟動sdk，新建he....
      的頭像 FPGA之家 發(fā)表于 07-05 10:10 ?3779次閱讀

      學習編程與武功絕學

      學習編程與武功絕學武俠小說中，各路俠客綠林好漢都是從基本功開始一招一式學起，掌握了足夠多的招式后，加....
      的頭像 FPGA之家 發(fā)表于 07-05 10:09 ?1225次閱讀

      GTX/GTH收發(fā)器時鐘架構應用

      在PCIe模式中，PCLK是FPGA邏輯接口，用來同步并行接口數據傳輸。在Gen1應用中推薦的PCL....
      的頭像 FPGA之家 發(fā)表于 07-05 10:08 ?4773次閱讀

      學習編程與武功絕學

      C 語言高效、靈活、功能豐富、表達力強、作為一門基礎的底層語言與九陽神功偏內功是一致的，九陽真經著重....
      的頭像 FPGA之家 發(fā)表于 07-05 10:06 ?1156次閱讀

      關于高速ADC測試和評估應用

      原文標題：編輯推薦：高速ADC測試和評估應用筆記 文章出處：【微信公眾號：FPGA之家】歡迎添加關注....
      的頭像 FPGA之家 發(fā)表于 07-04 11:21 ?1952次閱讀

      RAM和ROM的區(qū)別在哪

      說到RAM，相信大家都略知一二，但你知道各種RAM的原理及區(qū)別嗎？
      的頭像 FPGA之家 發(fā)表于 07-04 11:17 ?10886次閱讀

      Verilog HDL語言的數據類型和運算符

      標識符可以是一組字母、數字、下劃線和$符號的組合，且標識符的第一個字符必須是字母或者下劃線。
      的頭像 FPGA之家 發(fā)表于 07-04 10:50 ?2123次閱讀

      Verilog HDL課程詳細介紹

      原文標題：非常詳細的Verilog講義教程 文章出處：【微信公眾號：FPGA之家】歡迎添加關注！文章....
      的頭像 FPGA之家 發(fā)表于 07-04 10:45 ?1356次閱讀

      nanomsg的基本使用

      上次的推文實用 | 分享幾個非常實用的開源項目中有提到過nanomsg，正好最近的工作中也有用到na....
      的頭像 FPGA之家 發(fā)表于 07-04 10:39 ?9544次閱讀

      AXI4 、 AXI4-Lite 、AXI4-Stream接口

      AXI4 是一種高性能memory-mapped總線，AXI4-Lite是一只簡單的、低通量的mem....
      的頭像 FPGA之家 發(fā)表于 07-04 09:40 ?10739次閱讀

      Vivado—DCP復用

      在Vivado的設計流程各個階段里，采用統(tǒng)一的數據模型:DCP(design checkpoint)....
      的頭像 FPGA之家 發(fā)表于 07-04 09:37 ?5322次閱讀

      關于VHDL編碼風格

      區(qū)別來了，很明顯，第一份代碼因為用output <= output + 1的原因，左右兩端使用了相同的信號，混淆當前狀態(tài)和下一狀態(tài)，下一狀態(tài)被隱藏起來。但第二份代碼綜合出來的很明顯，nxt是下一狀態(tài)，并且nxt是通過當前狀態(tài)output得到的。
      的頭像 FPGA之家 發(fā)表于 07-04 09:33 ?1453次閱讀

      Canny算子計算流程

      不等式右邊第一項系數為當前x與y方向梯度值的較小值，第二項系數為當前x與y方向梯度的較大值與較小值之....
      的頭像 FPGA之家 發(fā)表于 07-04 09:31 ?2929次閱讀

      FIFO最小深度計算的方法

      由于平時我們工作中，FIFO都是直接調用IP核，對于FIFO深度選擇并沒有很在意，而在筆試面試過程中....
      的頭像 FPGA之家 發(fā)表于 07-03 17:25 ?3722次閱讀

      基于FPGA的DDS設計方案

      隨著電子技術的不斷發(fā)展，傳統(tǒng)的頻率合成技術逐漸不能滿足人們對于頻率轉換速度、頻率分辨率等方面的追求，....
      的頭像 FPGA之家 發(fā)表于 07-03 16:37 ?2483次閱讀

      SPDK Thread模型設計與實現 NVMe-oF的使用案例

      SPDK Thread 模型是SPDK誕生以來十分重要的模塊，它的設計確保了spdk應用的無鎖化編程....
      的頭像 FPGA之家 發(fā)表于 07-03 16:20 ?3496次閱讀

      AXI4-Stream Video 協議和AXI_VDMA的IP核介紹

      本文主要介紹關于AXI4-Stream Video 協議和AXI_VDMA的IP核相關內容。為后文完....
      的頭像 FPGA之家 發(fā)表于 07-03 16:11 ?10781次閱讀

      門控時鐘實現低功耗的原理

      只有當FPGA工程需要大量降低功耗時才有必要引入門控時鐘，若必須引入門控時鐘，則推薦使用基于寄存器的....
      的頭像 FPGA之家 發(fā)表于 07-03 15:32 ?3220次閱讀

      c語言如何最快入門

      C語言一經出現就以其功能豐富、表達能力強、靈活方便、應用面廣等特點迅速在全世界普及和推廣。
      的頭像 FPGA之家 發(fā)表于 07-03 14:51 ?2096次閱讀

      時鐘IP核常用設置

      ? ISE版本為14.7 1、時 鐘IP核(Clocking Wizard) 第一頁 Clockin....
      的頭像 FPGA之家 發(fā)表于 07-03 14:42 ?6243次閱讀

      ADRV9009功能描述

      ADRV9009是一款高集成度射頻（RF）、捷變收發(fā)器，提供雙通道發(fā)射器和接收器、集成式頻率合成器以....
      的頭像 FPGA之家 發(fā)表于 07-03 14:37 ?6979次閱讀

      串級PID的相關概念

      什么是串級PID？顧名思義就是兩個串起來的PID，下面是一個雙閉環(huán)的例子，外環(huán)是位置環(huán)，內環(huán)是速度環(huán)....
      的頭像 FPGA之家 發(fā)表于 07-03 14:26 ?2809次閱讀

      AXI_GP接口和AXI_HP接口的相關內容

      學習關于ZYNQ IP核中的GP接口和HP接口的異同，介紹關于AXI_GP接口和AXI_HP接口的相....
      的頭像 FPGA之家 發(fā)表于 07-03 14:17 ?5093次閱讀

      格雷碼的編制規(guī)律

      格雷碼（Gray Code）是由貝爾實驗室的弗蘭克·格雷（Frank Gray，1887-1969）....
      的頭像 FPGA之家 發(fā)表于 07-03 11:41 ?7419次閱讀

      函數的具體實現

      在嵌入式軟件開發(fā)中，一個項目往往需要多人協作完成。
      的頭像 FPGA之家 發(fā)表于 07-03 11:33 ?1923次閱讀

      在SpinalHDL中的對應關系及聲明形式

      針對SpinalHDL中的兩大類型Reg、Wire，來梳理下在SpinalHDL中的對應關系及聲明形....
      的頭像 FPGA之家 發(fā)表于 07-03 11:02 ?2466次閱讀

      如何用單片機實現數字濾波

      單片機主要作用是控制外圍的器件，并實現一定的通信和數據處理。但在某些特定場合，不可避免地要用到數學運....
      的頭像 FPGA之家 發(fā)表于 07-03 10:55 ?3383次閱讀

      亞穩(wěn)態(tài)理論介紹

      在同步系統(tǒng)中，數據始終相對于時鐘具有固定的關系 當該關系滿足設備的建立和保持要求時，輸出將在其指定的....
      的頭像 FPGA之家 發(fā)表于 07-03 10:49 ?2879次閱讀

      UART的發(fā)展歷史及優(yōu)缺點

      后來電傳打印機（teleprinters ）普遍使用5、6、7或8個數據位來表示各種字符編碼，最終成....
      的頭像 FPGA之家 發(fā)表于 07-03 10:46 ?4431次閱讀

      Vivado提供的參數選項

      在FPGA設計里，設計仿真完成RTL代碼設計后便是交給設計套件進行綜合及布局布線。在綜合過程里，Vi....
      的頭像 FPGA之家 發(fā)表于 07-03 10:38 ?5152次閱讀