10nm簡(jiǎn)介

10nm即CPU的“制作工藝”，是指在生產(chǎn)處理器的過(guò)程中，集成電路的精細(xì)度，也就是說(shuō)精度越高，生產(chǎn)工藝越先進(jìn)。在同樣的體積下可以塞進(jìn)更多電子元件，處理器的性能更強(qiáng)，功耗更低。［1］10nm制程芯片面積遠(yuǎn)遠(yuǎn)小于14nm制程芯片，這意味著廠商有更多的空間來(lái)為智能手機(jī)設(shè)計(jì)更大的電池或更纖薄的機(jī)身。工藝的改善加上更先進(jìn)的芯片設(shè)計(jì)，能夠顯著延長(zhǎng)手機(jī)續(xù)航時(shí)間。

臺(tái)積電宣布10nm工藝完工

在不久前的股東會(huì)議上，臺(tái)積電高調(diào)公布了2016年二季度運(yùn)營(yíng)及技術(shù)發(fā)展情況，并將資本支出提高至105億美元（比英特爾高出近5億美元），顯示出股東對(duì)公司未來(lái)的發(fā)展非?？春?。

會(huì)議上，臺(tái)積電CEO劉德音公布了工藝進(jìn)展：已經(jīng)有三個(gè)客戶(hù)使用10nm工藝完成流片。雖然劉德音沒(méi)有公布這三位電子元器件和IC客戶(hù)的具體信息，但能用得起10mn工藝芯片的也就是蘋(píng)果（A10）、聯(lián)發(fā)科（X30）和海思（新一代麒麟處理器）。劉德音還表示，年底前將會(huì)收到更多客戶(hù)的10nm芯片流片訂單。

此外，臺(tái)積電還計(jì)劃在2020年完成5nm工藝的研發(fā)，預(yù)計(jì)在量產(chǎn)（7nm/5nm工藝）的時(shí)候使用EUV光刻工藝。以提高密度、簡(jiǎn)化工藝并降低成本。EUV是新一代半導(dǎo)體工藝突破的關(guān)鍵，利用遠(yuǎn)紫外光的EUV曝光技術(shù)作為可使電子元器件和IC等半導(dǎo)體進(jìn)一步微細(xì)化，因此備受期待。早期臺(tái)積電和三星還為了首先使用EUV工藝打過(guò)嘴仗。

前臺(tái)積電公司已經(jīng)在7nm節(jié)點(diǎn)研發(fā)上使用了EUV工藝，實(shí)現(xiàn)了EUV掃描機(jī)、光罩及印刷的工藝集成。 臺(tái)積電表示目前他們有4臺(tái)ASML公司的NX:3400光刻機(jī)在運(yùn)行，2017年第一季度還會(huì)再購(gòu)買(mǎi)2臺(tái)。

之前有報(bào)道稱(chēng)三星也購(gòu)買(mǎi)了ASML公司的量產(chǎn)型EUV光刻機(jī)，目的是在2017年加速7nm工藝量產(chǎn)。

在7nm工藝方面也進(jìn)展順利，臺(tái)積電宣稱(chēng)已經(jīng)提前56Mb SRAM芯片。劉德音稱(chēng)臺(tái)積電的7nm工藝無(wú)論在功耗、性能以及PPA密度等方面，都比對(duì)手（英特爾、三星）出色，預(yù)計(jì)2017年上流片、2018年正式量產(chǎn)。

目前臺(tái)積電方面使用的是16nm工藝，預(yù)計(jì)今年三、四季度會(huì)量產(chǎn)10nm工藝。于此同時(shí)，競(jìng)爭(zhēng)對(duì)手三星也將在今年年底采用10nm工藝，目前有消息稱(chēng)高通驍龍830采用的就是三星10nm工藝，而今年下半年iPhone7搭載的A10芯片，也有可能用上臺(tái)積電10nm工藝。

據(jù)Mark Liu介紹，臺(tái)積電7nm標(biāo)準(zhǔn)技術(shù)將同時(shí)用于手機(jī)和高性能計(jì)算應(yīng)用兩個(gè)方面，而10nm工藝主要用于手機(jī)設(shè)備。這意味著這，很多手機(jī)處理器會(huì)使用臺(tái)積電10nm工藝，桌面顯卡只能等到7nm出現(xiàn)。

臺(tái)積電10nm已量產(chǎn)

積電（TSMC）在美國(guó)奧斯汀舉行的“Collaborating to Enable Design with the Latest Processors and FinFET Processes， including 7nm”（由美國(guó)新思科技、英國(guó)ARM和臺(tái)積電聯(lián)合舉辦）上，介紹了采用10nm FinFET及7nm FinFET工藝的設(shè)計(jì)和生產(chǎn)進(jìn)展情況。演講人跟上年一樣。

初次使用三重曝光的10nm工藝，第一款芯片已于2016年第一季度送廠生產(chǎn)（設(shè)計(jì)完成）。預(yù)計(jì)10nm工藝的量產(chǎn)將于2016年內(nèi)開(kāi)始。ARM于上周（5月30日）發(fā)布了利用10nm工藝制造的瞄準(zhǔn)智能手機(jī)SoC的CPU內(nèi)核“ARM Cortex-A73”和GPU內(nèi)核“ARM Mali-G71”。

可以考慮每層各異的布線(xiàn)電阻及過(guò)孔電阻的設(shè)計(jì)流程　臺(tái)積電的幻燈片。

至于7nm工藝，Willy Chen表示“已簽訂了20多個(gè)合同”。已有用戶(hù)開(kāi)始設(shè)計(jì)，將于2017年下半年送廠生產(chǎn)。7nm工藝的量產(chǎn)將于2018年開(kāi)始。據(jù)Willy Chen介紹，7nm工藝與10nm工藝相比，邏輯集成度將提高60%，性能和耗電量將改善30～40%。另外，Willy Chen表示，希望利用該工藝不僅生產(chǎn)智能手機(jī)，還生產(chǎn)HPC（High Performance Computing）的芯片。

雖然有人預(yù)測(cè)7nm工藝將使用四重曝光，不過(guò)現(xiàn)在看來(lái)可能跟10nm工藝一樣采用三重曝光。Willy Chen介紹說(shuō)“10nm和7nm工藝的設(shè)計(jì)流程基本相同”，不過(guò)，7nm工藝有些地方需要注意，比如要想發(fā)揮高速工藝實(shí)力有三個(gè)要點(diǎn)。即：（1）牢固的時(shí)鐘網(wǎng)布設(shè)方法，（2）削減布線(xiàn)延遲，（3）更加整合的設(shè)計(jì)流程。

　　10nm：臺(tái)積電已經(jīng)準(zhǔn)備好了

　　至于臺(tái)積電，其10nm工藝（CLN10FF）已經(jīng)有12和15兩個(gè)工廠能夠達(dá)到合格要求，其大規(guī)模量產(chǎn)大概時(shí)間為2017年下半年。預(yù)計(jì)未來(lái)這兩個(gè)工廠每季度能夠生產(chǎn)上萬(wàn)片芯片。臺(tái)積電希望能夠不斷增加產(chǎn)能，計(jì)劃在今年出貨40萬(wàn)片晶圓。

　　考慮到FinFET技術(shù)冗長(zhǎng)的生產(chǎn)周期，臺(tái)積電想要提高10nm工藝的產(chǎn)能來(lái)滿(mǎn)足其主要客戶(hù)的芯片需求，還需要很長(zhǎng)的產(chǎn)能爬坡時(shí)間。那么蘋(píng)果如果想要使用采用這一工藝的芯片，為其今年九月或者是十月推出新手iPhone進(jìn)行大量備貨，在前期還是非常困難的。

　　CLN10FF技術(shù)與CLN16FF+技術(shù)相比到底存在多少優(yōu)勢(shì)，這個(gè)問(wèn)題在臺(tái)積電內(nèi)部已經(jīng)進(jìn)行過(guò)多次討論，該工藝明顯是針對(duì)移動(dòng)設(shè)備使用的SOC，而不是為普通芯片廠商準(zhǔn)備的。在相同的功率和復(fù)雜性上，該工藝能夠提高50%的芯片密度。如果采用同一頻率和復(fù)雜性，同時(shí)降低40%的功耗，同樣能夠帶來(lái)20%的性能提升。

　　與三星不同的是，臺(tái)積電并不打算在10nm工藝上推出多個(gè)改進(jìn)型工藝。臺(tái)積電預(yù)計(jì)在明年直接推出7nm工藝。7nm對(duì)于半導(dǎo)體制造工藝來(lái)說(shuō)是非常重要的里程碑，吸引了很多設(shè)計(jì)者為之努力。

　　但是，臺(tái)積電的野心明顯不止于此，臺(tái)積電未來(lái)還打算推出多種專(zhuān)門(mén)針對(duì)超小型和超低功耗應(yīng)用的制造工藝。

　　三星/臺(tái)積電10nm產(chǎn)能緊張：小米6遭殃

　　在2017年，10nm工藝制程將成為芯片中最主要的技術(shù)。聯(lián)發(fā)科HelioX30和高通驍龍835處理器以及傳聞中的麒麟970芯片都將使用10nm工藝，而這些芯片不出意外會(huì)在明年安卓旗艦中扮演重要角色。

　　不過(guò)，最新的爆料顯示，10nm工藝制程的進(jìn)展并不那么順利。據(jù)網(wǎng)友@冷希Dev透露，由于產(chǎn)能問(wèn)題，三星以及臺(tái)積電兩家手機(jī)芯片代工商面臨著不小的問(wèn)題。三星不能滿(mǎn)足驍龍835的需求，因此自家新旗艦GalaxyS8會(huì)受到影響。

　　超越10nm的臺(tái)積電：7nmDUV和7nmEUV

　　如前所述，未來(lái)臺(tái)積電的7nm工藝將會(huì)被應(yīng)用到數(shù)百家公司的數(shù)以千計(jì)的不同的應(yīng)用之中。

　　不過(guò)，臺(tái)積電最初的計(jì)劃并不是這樣。臺(tái)積電最初為7nm工藝設(shè)計(jì)了兩個(gè)版本：一種是針對(duì)高性能應(yīng)用的7nm工藝，一種是針對(duì)移動(dòng)應(yīng)用的7nm工藝。但是這兩種工藝都需要采用浸沒(méi)式光刻技術(shù)和DUV技術(shù)。經(jīng)過(guò)多次嘗試之后，臺(tái)積電最終決定引入更加先進(jìn)的制造工藝，將EUV技術(shù)引入7nm工藝中。這一方法可以說(shuō)是從GlobalFoundries制造工藝中得到的借鑒。

　　臺(tái)積電的第一代CLN7FF預(yù)計(jì)將會(huì)與2017年第二季度進(jìn)入試產(chǎn)階段，今年晚些時(shí)候可能推出樣片。而大規(guī)模的進(jìn)行生產(chǎn)則需要等到2018年第二季度。所以，我們?nèi)绻胍诋a(chǎn)品中見(jiàn)到采用7nm工藝的芯片，至少需要等到明年下半年。

　　CLN7FF工藝將會(huì)使得芯片制造上在相同晶體數(shù)量的情況下，整體的體積縮小70%；而在相同的芯片復(fù)雜性情況下，將能夠降低60%的功耗或者是增加30%的頻率。

　　據(jù)了解，臺(tái)積電未來(lái)推出的第二代7nm工藝（CLN7FF+），將會(huì)引入EUV技術(shù)，這就要求開(kāi)發(fā)生必須針對(duì)7nm工藝重新設(shè)計(jì)更多的EUV生產(chǎn)規(guī)則。改進(jìn)后的工藝預(yù)計(jì)可能縮小15~20%左右的晶圓面積，同時(shí)能夠提高性能，降低功耗。

　　此外，與傳統(tǒng)的生產(chǎn)設(shè)計(jì)工藝相比，使用DUV工具進(jìn)行設(shè)計(jì)，能夠極大的縮短生產(chǎn)周期。臺(tái)積電第二代7nm工藝（CLN7FF+）預(yù)計(jì)將于2018年第二季度進(jìn)行試產(chǎn)，2019年下半年能夠量產(chǎn)面市。

　　事實(shí)上，三大代工廠商在7nm工藝節(jié)點(diǎn)上都將會(huì)使用EUV技術(shù)。但是ASML和其他EUV設(shè)備上想要真的將EUV技術(shù)投入商業(yè)應(yīng)用，至少還需要兩年的時(shí)間。

　　雖然在某些方面EUV可以實(shí)現(xiàn)，但是要真的應(yīng)用還需要等到2019年。臺(tái)積電和三星都已經(jīng)在討論第二代EUV工藝了，從目前的情況來(lái)看，代工廠商對(duì)于EUV廠商的未來(lái)的設(shè)備進(jìn)度還是抱有非常大的信心的。