電子發(fā)燒友網(wǎng)訊:2012年4月25日全球可編程平臺領(lǐng)導(dǎo)廠商賽靈思公司(Xilinx, Inc. (NASDAQ: XLNX))全球公開發(fā)布了vivado設(shè)計套件。新的工具套件面向未來十年 “All Programmable”器件而精心打造， 致力于加速其設(shè)計生產(chǎn)力。

　　Vivado設(shè)計套件是以IP及系統(tǒng)為中心的新一代設(shè)計環(huán)境，面向未來十年的“All Programmable”器件，在集成度和實施速度可以提高到原來的4倍。

　　賽靈思開發(fā) Vivado 設(shè)計套件的目的是為客戶提供一種具有完整系統(tǒng)可編程功能的新型工具套件，為幫助客戶順利過渡到Vivado 設(shè)計套件的使用，賽靈思將繼續(xù)堅定地為采用 7 系列及更早期的賽靈思 FPGA 技術(shù)的客戶提供 ISE 支持。今后 Vivado 設(shè)計套件將成為賽靈思的旗艦設(shè)計環(huán)境，支持所有 7 系列器件及賽靈思未來器件。

賽靈思vivado設(shè)計套件專題:http://www.makelele.cn/topic/tech/vivado/

?

　　賽靈思顛覆性的新一代設(shè)計套件Vivado震撼上市， 面向未來十年的All Programmalbe器件

　　在vivado新品發(fā)布會上賽靈思亞太區(qū)執(zhí)行總裁湯立人說道：系統(tǒng)集成的瓶頸在于 設(shè)計和IP重用，集成算法和RTL級IP，混合DSP、嵌入式、連接功能、邏輯以及模塊和“系統(tǒng)”驗證方面。而vivado設(shè)計套件實現(xiàn)了瓶頸的突破，vivado具有層次化芯片布局規(guī)劃，多領(lǐng)域和多芯片物理優(yōu)化，可預(yù)測“設(shè)計”與“時序”收斂的沖突等優(yōu)勢，通過加速集成可以使生產(chǎn)力提成到原來的4倍。

　　圖1。賽靈思全球高級副總裁湯立人表示， Vivado要解決的就是加速生產(chǎn)力的問題：加速IP集成，加速實現(xiàn)， 生產(chǎn)力加倍。這就是Vivado發(fā)布的意義。

　　圖2、vivado:生產(chǎn)力提成至原來的4倍。

　　Vivado IP集成器

　　§ 采用圖形化設(shè)計，實現(xiàn)復(fù)雜 IP 快速準(zhǔn)確的連接

　　– 在接口層面，而非個別的信號層面建立連接

　　– 自動設(shè)置和復(fù)制 IP 參數(shù)

　　– 自動生成 RTL

　　– 完全支持任意層數(shù)的設(shè)計層次結(jié)構(gòu)

　　– 能夠創(chuàng)建基于處理器和非基于處理器的設(shè)計

　　§ 與 Vivado IP 封裝器流程緊密集成，實現(xiàn)快速的 IP 和子系統(tǒng)重用

　　圖3、Vivado IP集成器

　　Vivado高層次綜合

　　§橋接應(yīng)用鴻溝

　　–從算法設(shè)計人員到硬件設(shè)計人員

　　§用 C 語言開發(fā)

　　–規(guī)范簡潔

　　–算法探究

　　–快速驗證

　　§借助 HLS 實現(xiàn)重用

　　–架構(gòu)探究

　　–成本/功耗降低

　　–IP 可移植

　　圖4、vivado高層次綜合

　Vivado 實現(xiàn)

　　簡便易用

　　–只需學(xué)習(xí)一種 IDE

　　–按鈕式編譯流程

　　–基于任務(wù)的“視圖”

　　§快速綜合

　　§快速實現(xiàn)

　　§快速設(shè)計分析

　　北京化工大學(xué)信息科學(xué)與技術(shù)學(xué)院教授何賓也對vivado設(shè)計套件評價道：vivado對系統(tǒng)構(gòu)建的難度降低了“硬件”和軟件協(xié)同設(shè)計的靈活性增強(qiáng)了。此處的硬件是在芯片上搭建系統(tǒng)， 軟件是在該系統(tǒng)上實現(xiàn)特定應(yīng)用。在這個平臺上，更容易做出差異化、個性化的設(shè)計。(創(chuàng)意性的與眾不同的設(shè)計) 。

　　賽靈思vivado設(shè)計套件發(fā)布會即將結(jié)束時，賽靈思全球高級副總裁湯立人說， 如果i'm lovin ' it讓你想到麥當(dāng)勞，以后我們希望您看到或者想 到“All Programmable”，你會想到賽靈思。

　　電子發(fā)燒友網(wǎng)編輯后記:賽靈思vivado設(shè)計套件作為以IP及系統(tǒng)為中心的新一代顛覆性設(shè)計環(huán)境。集成系統(tǒng)級設(shè)計工具AutoESL，可以將C語言直接轉(zhuǎn)FPGA硬件實現(xiàn)，極大的方便了設(shè)計開發(fā)人員的開發(fā)。Vivado設(shè)計套件采用并行處理的方式，在不改變代碼的情況下大大縮短了運(yùn)行時間。