91欧美超碰AV自拍|国产成年人性爱视频免费看|亚洲 日韩 欧美一厂二区入|人人看人人爽人人操aV|丝袜美腿视频一区二区在线看|人人操人人爽人人爱|婷婷五月天超碰|97色色欧美亚州A√|另类A√无码精品一级av|欧美特级日韩特级

搜索歷史

清空
搜索熱詞
      0
      • 聊天消息
      • 系統(tǒng)消息
      • 評論與回復(fù)
      VIP于 到期 續(xù)費
      登錄后你可以
      • 下載海量資料
      • 學(xué)習在線課程
      • 觀看技術(shù)視頻
      • 寫文章/發(fā)帖/加入社區(qū)
      會員中心
      創(chuàng)作中心
      發(fā)布
      創(chuàng)作活動

      完善資料讓更多小伙伴認識你，還能領(lǐng)取20積分哦，立即完善>

      3天內(nèi)不再提示

      FPGA之家

      文章：882 被閱讀：473w 粉絲數(shù)：211 關(guān)注數(shù)：0 點贊數(shù)：74

      廣告

      KEIL 調(diào)試方法經(jīng)驗總結(jié)

      我們已經(jīng)了解了很多的 KEIL 調(diào)試方法，但是到底該怎么使用這些方法呢？這篇文章將介紹個人的調(diào)試經(jīng)驗....
      的頭像 FPGA之家 發(fā)表于 09-02 10:29 ?13052次閱讀
      KEIL 調(diào)試方法經(jīng)驗總結(jié)

      Vivado調(diào)用Questa Sim或ModelSim仿真小技巧

      Vivado調(diào)用Questa Sim或ModelSim仿真中存在的一些自動化問題的解決方案。 Viv....
      的頭像 FPGA之家 發(fā)表于 09-02 10:12 ?10348次閱讀
      Vivado調(diào)用Questa Sim或ModelSim仿真小技巧

      開發(fā)板KC705設(shè)計中涉及到兩個時鐘域問題

      Q1 背景： 軟件 vivado2018.2 開發(fā)板 KC705 設(shè)計中涉及到兩個時鐘域（外部提供的....
      的頭像 FPGA之家 發(fā)表于 08-26 10:48 ?8730次閱讀

      芯片RTL設(shè)計中如何做到低功耗設(shè)計

      做芯片第一應(yīng)該關(guān)注的是芯片的PPA（Performance， Power， Area），本篇淺顯的部....
      的頭像 FPGA之家 發(fā)表于 08-26 10:29 ?4800次閱讀

      FPGA外設(shè)DDR2/DDR3硬件設(shè)計相關(guān)內(nèi)容

      引言：本文我們介紹FPGA外設(shè)DDR2/DDR3硬件設(shè)計相關(guān)內(nèi)容，包括PCB板層數(shù)估計，信號端接、信....
      的頭像 FPGA之家 發(fā)表于 08-26 10:12 ?5039次閱讀
      FPGA外設(shè)DDR2/DDR3硬件設(shè)計相關(guān)內(nèi)容

      Verilog中四個基礎(chǔ)的時序分析

      下列 時序檢查語句 錯誤的是（） A. $setup（posedge clk， data， tSU）....
      的頭像 FPGA之家 發(fā)表于 08-25 11:52 ?5431次閱讀

      數(shù)字電路設(shè)計中跨時鐘域處理的亞穩(wěn)態(tài)

      數(shù)字電路設(shè)計中遇到跨時鐘域（Clock Domain Crossing, CDC）的電路時一般都需要....
      的頭像 FPGA之家 發(fā)表于 08-25 11:46 ?3012次閱讀

      你們會設(shè)計CPU取指執(zhí)行電路嗎？

      【前言】 最近手上寫了一個練手的小項目，項目的大致要求是實現(xiàn)一個取指，執(zhí)行電路。取指的指令預(yù)存在，從....
      的頭像 FPGA之家 發(fā)表于 07-27 16:55 ?2310次閱讀
      你們會設(shè)計CPU取指執(zhí)行電路嗎？

      剖析經(jīng)典濾波算法的圖像復(fù)原技術(shù)研究

      1 引言 圖像增強是指按特定的需要突出一幅圖像中的某些信息，同時削弱或者去除某些不需要的信息的處理方....
      的頭像 FPGA之家 發(fā)表于 07-27 15:08 ?3975次閱讀
      剖析經(jīng)典濾波算法的圖像復(fù)原技術(shù)研究

      如何使用Icarus Verilog+GTKWave來進行verilog文件的編譯和仿真

      本文將介紹如何使用Icarus Verilog+GTKWave來進行verilog文件的編譯和仿真。....
      的頭像 FPGA之家 發(fā)表于 07-27 09:16 ?6687次閱讀
      如何使用Icarus Verilog+GTKWave來進行verilog文件的編譯和仿真

      JTAG簡介 JTAG和SWD之間的區(qū)別

      01JTAG簡介 JTAG（JointTest ActionGroup）是一個接口，為了這個接口成立....
      的頭像 FPGA之家 發(fā)表于 07-23 17:53 ?71559次閱讀
      JTAG簡介 JTAG和SWD之間的區(qū)別

      示波器直連電腦波形讀取教程

      最近在使用示波器測一些波形數(shù)據(jù)，需要保存記錄，以前通常是使用U盤的方式來存波形數(shù)據(jù)，然后拿到電腦端去....
      的頭像 FPGA之家 發(fā)表于 07-23 15:19 ?11979次閱讀

      淺述Sobel算子在HLS上的實現(xiàn)教程

      Sobel 原理介紹 索貝爾算子（Sobel operator）主要用作邊緣檢測，在技術(shù)上，它是一離....
      的頭像 FPGA之家 發(fā)表于 07-23 14:53 ?3065次閱讀
      淺述Sobel算子在HLS上的實現(xiàn)教程

      教大家在Vivado中FFT IP調(diào)配置及應(yīng)用

      01 FFT簡介 快速傅里葉變換 (Fast Fourier Transform，F(xiàn)FT), 即利用....
      的頭像 FPGA之家 發(fā)表于 07-23 14:29 ?7509次閱讀
      教大家在Vivado中FFT IP調(diào)配置及應(yīng)用

      SERDES的優(yōu)勢 SERDES演變的看法

      SERDES的優(yōu)勢 引腳數(shù)量和通道優(yōu)勢 SERDES最明顯的優(yōu)勢是具備更少的引腳數(shù)量和線纜/通道數(shù)量....
      的頭像 FPGA之家 發(fā)表于 07-23 11:59 ?5418次閱讀

      基于ModelSim使用modelsim手動時序仿真教程

      時序仿真與功能仿真的步驟大體相同，只不過中間需要添加仿真庫、網(wǎng)表（.vo）文件和延時（.sdo）文件....
      的頭像 FPGA之家 發(fā)表于 07-23 11:55 ?3244次閱讀

      為什么串行接口(以SERDES為代表)變得如此流行

      盡管SERDES（SERializer/DESerializer）擁有十分復(fù)雜的設(shè)計和驗證過程，但已....
      的頭像 FPGA之家 發(fā)表于 07-23 11:21 ?5554次閱讀

      基于ModelSim使用四ModelSim手動仿真教程

      4.1 新建仿真工程 在開始動手仿真之前，首先，我們需要創(chuàng)建一個文件夾用來放置我們的 ModelSi....
      的頭像 FPGA之家 發(fā)表于 07-23 11:10 ?5071次閱讀

      簡述FPGA中亞穩(wěn)態(tài)的產(chǎn)生機理及其消除方法

      亞穩(wěn)態(tài)的概念 亞穩(wěn)態(tài)是指觸發(fā)器無法在某個規(guī)定時間段內(nèi)達到一個可確認的狀態(tài)。當一個觸發(fā)器進入亞穩(wěn)態(tài)引時....
      的頭像 FPGA之家 發(fā)表于 07-23 11:03 ?5631次閱讀
      簡述FPGA中亞穩(wěn)態(tài)的產(chǎn)生機理及其消除方法

      基于ModelSim使用二聯(lián)合Quarus自動仿真教程

      3 ModelSim工程實戰(zhàn)之自動仿真說完了 ModelSim 的使用流程，接下來我們將會對每個流程....
      的頭像 FPGA之家 發(fā)表于 07-23 10:51 ?3169次閱讀
      基于ModelSim使用二聯(lián)合Quarus自動仿真教程

      給大家分享一個非常簡單的IO輸入輸出框架

      在一個嵌入式系統(tǒng)中，可能存在許多輸入或輸出的IO口，輸入有霍爾傳感器、紅外對管等，輸出有LED、電源....
      的頭像 FPGA之家 發(fā)表于 07-23 10:45 ?2353次閱讀
      給大家分享一個非常簡單的IO輸入輸出框架

      教大家如何在STM32F4上跑freeRTOS

      ［導(dǎo)讀］ 大家好，我是逸珺。 之前挖了圖解freeRTOS的坑，挖了坑就得填。今天就從使用開始，先把....
      的頭像 FPGA之家 發(fā)表于 07-23 10:21 ?5620次閱讀
      教大家如何在STM32F4上跑freeRTOS

      解析CPU究竟是怎么執(zhí)行一條指令的？

      【Linux 從頭學(xué)】是什么這兩年多以來，我的本職工作重心一直是在 x86 Linux 系統(tǒng)這一塊，....
      的頭像 FPGA之家 發(fā)表于 07-06 10:21 ?5135次閱讀

      Xilinx SelectIO IP的GUI參數(shù)詳解及應(yīng)用設(shè)計

      雷達信號處理離不開高速ADC/DAC的使用，而高速ADC/DAC的信號處理對時序的要求非常苛刻。Xi....
      的頭像 FPGA之家 發(fā)表于 07-02 17:57 ?5903次閱讀
      Xilinx SelectIO IP的GUI參數(shù)詳解及應(yīng)用設(shè)計

      Verilog HDL中定義的26個有關(guān)門級的關(guān)鍵字中常用的有哪些？

      1、結(jié)構(gòu)描述形式 從電路結(jié)構(gòu)的角度來描述電路模塊，稱為結(jié)構(gòu)描述形式。 Verilog HDL中定義了....
      的頭像 FPGA之家 發(fā)表于 07-02 16:29 ?3846次閱讀

      你真的了解Zynq的學(xué)習嗎？

      一、簡介部分 Zynq是由兩個主要部分組成的：一個是由雙核 ARM CortexA9 構(gòu)成的處理系統(tǒng)....
      的頭像 FPGA之家 發(fā)表于 07-02 11:00 ?9059次閱讀
      你真的了解Zynq的學(xué)習嗎？

      Verilog HDL提供了哪兩種類型的顯式時序控制

      Verilog HDL提供了兩種類型的顯式時序控制：一種是延遲控制，即定義執(zhí)行語句的延遲時間；另一種....
      的頭像 FPGA之家 發(fā)表于 07-02 10:52 ?2413次閱讀

      設(shè)計仿真時PUR和GSR的加入

      仿真是我們在驗證邏輯功能的常用手段。通過仿真，我們可以提早發(fā)現(xiàn)一些隱含的邏輯Bug。仿真一般分為功能....
      的頭像 FPGA之家 發(fā)表于 07-02 10:49 ?3884次閱讀

      怎么利用DDS IP實現(xiàn)非重復(fù)掃描系統(tǒng)

      一個不容忽視的現(xiàn)實是：很多時候，我們穿衣服時第一道扣子扣錯了，卻總在扣最后一道扣子的時候才發(fā)現(xiàn)。衣服....
      的頭像 FPGA之家 發(fā)表于 07-02 10:48 ?2904次閱讀
      怎么利用DDS IP實現(xiàn)非重復(fù)掃描系統(tǒng)

      仿真的時候最主要的細節(jié)是啥？

      仿真是我們在驗證邏輯功能的常用手段。通過仿真，我們可以提早發(fā)現(xiàn)一些隱含的邏輯Bug。仿真一般分為功能....
      的頭像 FPGA之家 發(fā)表于 07-02 10:43 ?3706次閱讀