在ISSCC 2020上臺(tái)積電呈現(xiàn)了其基于ULL 22nm CMOS工藝的32Mb嵌入式STT－MRAM。該MRAM具有10ns的讀取速度，1M個(gè)循環(huán)的寫(xiě)入耐久性，在150度下10年以上的數(shù)據(jù)保持能力和高抗磁場(chǎng)干擾能力。

ULL 22nm STT－MRAM的動(dòng)機(jī)

與閃存相比，TSMC的嵌入式STT－MRAM具有明顯的優(yōu)勢(shì)。閃存需要12個(gè)或更多額外的掩模，只能在硅基板上實(shí)現(xiàn)，并且以頁(yè)面模式寫(xiě)入。而STT－MRAM在后段（BEOL）金屬層中實(shí)現(xiàn)，如圖1所示，僅需要2－5個(gè)額外的掩模，并且可以字節(jié)模式寫(xiě)入。

該STT－MRAM基于臺(tái)積電的22nm ULL （Ultra－Low－Leakage）CMOS工藝平臺(tái)，具有10ns的極高讀取速度，讀取功率為0．8mA ／MHz／bit。對(duì)于32Mb數(shù)據(jù)，它具有100K個(gè)循環(huán)的寫(xiě)入耐久性，對(duì)于1Mb數(shù)據(jù)，具有1M個(gè)循環(huán)的耐久性。它支持在260°C下進(jìn)行90s的IR回流焊，在150°C下10年的數(shù)據(jù)保存能力。它以1T1R架構(gòu)實(shí)現(xiàn)單元面積僅為0．046平方微米，25度下的32Mb陣列的漏電流僅為55mA，相當(dāng)于在低功耗待機(jī)模式（LPSM，Low Power Standby Mode）時(shí)為1．7E－12A ／ bit。。它利用帶有感應(yīng)放大器微調(diào)和1T4R參考單元的讀取方案。

圖1． M1和M5之間的BEOL金屬化層中的STT－MRAM位單元的橫截面。

1T1R MRAM的操作和陣列結(jié)構(gòu)

為減小寫(xiě)電流路徑上的寄生電阻，采用了兩列公共源極線（CSL，common source line ）陣列結(jié)構(gòu)，如圖所示。

圖2．1T1R單元在帶有2列CSL的512b列的陣列示意圖

字線由電荷泵過(guò)驅(qū)動(dòng)，以提供足夠的數(shù)百毫安的開(kāi)關(guān)電流用于寫(xiě)操作，要求將未選擇的位線偏置在“寫(xiě)禁止電壓”（VINHIBIT，write－inhibit voltage）上，以防止訪問(wèn)時(shí)在所選行中未選中列的晶體管上產(chǎn)生過(guò)高的電應(yīng)力。為了減少未選中的字線上的存取晶體管的位線漏電流，該字線具有負(fù)電壓偏置（VNEG）。用于讀取，寫(xiě)入－0和寫(xiě)入－1的陣列結(jié)構(gòu)的偏置如圖3所示。

圖3．讀，寫(xiě)0和寫(xiě)1操作的字線和位線的單元陣列電壓表。

MRAM讀取操作

為了從LPSM快速，低能耗喚醒以實(shí)現(xiàn)高速讀取訪問(wèn)，它采用了細(xì)粒度的電源門(mén)控電路（每128行一個(gè)），分兩步進(jìn)行喚醒（如圖4所示）。電源開(kāi)關(guān)由兩個(gè)開(kāi)關(guān)組成，一個(gè)開(kāi)關(guān)用于芯片電源VDD，另一個(gè)開(kāi)關(guān)用于從低壓差（LDO， Low Drop－Out ）穩(wěn)壓器提供VREG的穩(wěn)定電壓。首先打開(kāi)VDD開(kāi)關(guān)以對(duì)WL驅(qū)動(dòng)器的電源線進(jìn)行預(yù)充電，然后打開(kāi)VREG開(kāi)關(guān)以將電平提升至目標(biāo)電平，從而實(shí)現(xiàn)＜100ns的快速喚醒，同時(shí)將來(lái)自VREG LDO的瞬態(tài)電流降至最低。

圖4．具有兩步喚醒功能的細(xì)粒度電源門(mén)控電路（每128行一個(gè)）。

圖5所示的隧道磁電阻比（TMR）House曲線是反平行狀態(tài)Rap與平行狀態(tài)Rp之間的比率隨電壓的變化，在較高溫度下顯示出較低的TMR和較小的讀取窗口。

圖5 TMR的House曲線顯示了在125°C時(shí)減小的讀取窗口

Rap和Rp狀態(tài)的電阻分布，當(dāng)計(jì)入位線金屬電阻和訪問(wèn)晶體管電阻時(shí)，總的讀取路徑上的電阻，在兩個(gè)狀態(tài)之間的差值減小，如圖6所示。

圖6．Rap和Rp的電阻分布間距在計(jì)入寄生電阻時(shí)變小

為了感測(cè)MTJ的電阻，必須在讀取期間將其兩端的電壓通過(guò)晶體管N1和N2鉗位到一個(gè)低值，以避免讀取干擾，并對(duì)其進(jìn)行微調(diào)以消除感測(cè)放大器和參考電流偏移。參考電阻是1T4R配置R？（R p ＋ R ap）／ 2 ＋ R1T，如圖7所示。

圖7．具有微調(diào)能力的感測(cè)放大器顯示了晶體管N1和N2上的讀取鉗位電壓，以防止讀取干擾。參考R（R p ＋ Rap）／ 2 ＋ R1T

如圖8，讀取時(shí)序圖和shmoo圖所示，這種配置在125°C時(shí)能夠?qū)崿F(xiàn)小于10ns的讀取速度。

圖8． 125°C時(shí)的讀取時(shí)序圖和讀取shmoo圖。