如今，芯片制造技術(shù)的競(jìng)爭(zhēng)愈發(fā)激烈。臺(tái)積電與英特爾這兩大巨頭在2nm到1nm制程領(lǐng)域競(jìng)相推出更先進(jìn)的制程工藝，力圖搶占市場(chǎng)先機(jī)。

　　在這場(chǎng)先進(jìn)制程的對(duì)決中，你是更為信任臺(tái)積電？還是更加看好英特爾？

　　在技術(shù)方面，臺(tái)積電以其先進(jìn)的制程工藝聞名于世。從7nm到3nm，臺(tái)積電始終保持領(lǐng)先地位，不斷刷新半導(dǎo)體工藝的極限。而英特爾雖然此前一度在制程技術(shù)上領(lǐng)先，但在10nm工藝節(jié)點(diǎn)上遭遇了多次延期，之后多年的工藝制程一直相對(duì)落后。

　　在此背景下，不少人認(rèn)為，迎戰(zhàn)臺(tái)積電是英特爾的激進(jìn)之舉。那么英特爾為什么敢于迎戰(zhàn)臺(tái)積電呢？這兩大廠商背后的推動(dòng)力量又有哪些？

　　在了解這些因素之前需要了解一下這些年來，臺(tái)積電與英特爾的競(jìng)爭(zhēng)歷史。

　　01臺(tái)積電與英特爾的競(jìng)爭(zhēng)歷史

　　在PC時(shí)代，英特爾毫無疑問是行業(yè)霸主，坐擁個(gè)人電腦和服務(wù)器的CPU市場(chǎng)。英特爾的商業(yè)模式是把芯片設(shè)計(jì)和制造牢牢捆綁在一起，設(shè)計(jì)部門不斷研發(fā)迭代，設(shè)計(jì)出更新、更快的CPU，制造部門則投入巨額資金，生產(chǎn)出一代又一代的新產(chǎn)品。

　　在過去的二十多年里，英特爾處理器緊扣“摩爾定律”，從45nm、到32nm、再到22nm，一路都是水到渠成。

　　在14nm工藝節(jié)點(diǎn)之前，英特爾一直保持領(lǐng)先。

　　臺(tái)積電與英特爾的IDM模式不同，其商業(yè)定位從一開始就很明確：只做下游的制造，不和客戶在芯片設(shè)計(jì)上競(jìng)爭(zhēng)。在臺(tái)積電創(chuàng)辦的二十余年里，一度都是以英特爾“小弟”的角色存在。

　　憑借持續(xù)的創(chuàng)新和技術(shù)積累，臺(tái)積電吸引了蘋果的注意。從2014年開始，自研芯片的蘋果開始將芯片代工訂單交給臺(tái)積電，收獲了蘋果這個(gè)大客戶后，臺(tái)積電不但獲得了技術(shù)快速進(jìn)步的機(jī)會(huì)，還收獲了今后十年的業(yè)務(wù)增長。此后，臺(tái)積電的訂單紛至沓來，高通、英偉達(dá)、AMD等幾乎所有芯片設(shè)計(jì)巨頭都開始和臺(tái)積電合作。臺(tái)積電也逐漸有了與英特爾分庭抗禮的實(shí)力。

　　直至10nm，英特爾受到良率問題的限制，其10nm節(jié)點(diǎn)沒有選擇EUV，選擇繼續(xù)使用ArF DUV，并且沒有按照摩爾定律晶體管密度提高2倍，而是冒險(xiǎn)地提高了2.7倍，以及在10nm時(shí)英特爾引入了昂貴材料鈷替代銅，鈷的硬度也帶來了各種各樣的問題。

　　在這個(gè)階段，英特爾兩年一次的升級(jí)規(guī)律被按下暫停鍵，臺(tái)積電開始反超英特爾。此后從7nm到3nm，參賽者從三家變成臺(tái)積電和三星兩家，甚至于在臺(tái)積電先進(jìn)制程的“誘惑”下，英特爾開始將芯片制造外包給臺(tái)積電。

　　在臺(tái)積電與三星之后的比拼中，臺(tái)積電以良率優(yōu)勢(shì)斬獲了更多的先進(jìn)制程訂單。三星也把提升良率列為重中之重，大力發(fā)展 3nm。就在臺(tái)積電與三星圍繞3nm先進(jìn)制程激戰(zhàn)正酣之際，沉寂已久的巨頭英特爾悄然卷入這場(chǎng)戰(zhàn)局，并在下一代的制程工藝中向臺(tái)積電發(fā)起挑戰(zhàn)。

　　不少人認(rèn)為，英特爾此舉過于激進(jìn)，畢竟在先進(jìn)制程領(lǐng)域它已落后多年。不過英特爾首席執(zhí)行官帕特·基辛格卻表示，英特爾將在未來幾年擊敗臺(tái)積電。

　　02英特爾反擊的兩大驅(qū)動(dòng)因素

　　筆者認(rèn)為基辛格下此決心原因有二，其一為帕特·基辛格對(duì)兩家公司當(dāng)前的差距有著深入分析和更為清楚認(rèn)知，這讓他能夠更好地評(píng)估英特爾和臺(tái)積電的優(yōu)劣勢(shì)。

　　外界宣言臺(tái)積電當(dāng)前的工藝制程已發(fā)展至3nm，相比之下，英特爾目前還停留在Intel 4（5nm）制程階段。實(shí)則鮮有人知道，如今工藝制程的命名，本身就是一場(chǎng)“游戲”。

　　在1990年之前，柵極長度的減小幾乎完全線性，每代晶體管的長和寬都是上一代的0.7倍（長度0.7*寬度0.7=0.49），也就是單個(gè)晶體管的面積縮小到原來的0.5倍，印證摩爾定律晶體管密度翻倍的描述。比如 180nm》130nm》90nm》65nm》45nm》32nm》22nm ，其中“X”指的就是芯片柵極的長度，也就是MOS 晶體管的源極到漏極的距離。隨著先進(jìn)制程的數(shù)字越小，對(duì)應(yīng)的晶體管密度越大，芯片功耗也就越低，性能則越高。

　　在之后的技術(shù)演進(jìn)中，制程節(jié)點(diǎn)減小速度加快，大約為0.72倍， 并且不再完全線性。場(chǎng)效應(yīng)晶體管也逐漸脫離原本固定的結(jié)構(gòu)，比如FinFET的空間結(jié)構(gòu)晶體管出現(xiàn)，溝道變成了三維環(huán)繞，溝道長度逐漸不能代表工藝的最高精度。7nm、5nm、3nm也不再是溝道長度的代表，它作為一個(gè)等效長度，只是一個(gè)數(shù)字。

　　此后，臺(tái)積電和三星兩大芯片制造商的制程命名規(guī)則也在悄然之中發(fā)生變化。

　　英特爾在10nm制程的柵極間距是臺(tái)積電和三星在7nm才能達(dá)到的技術(shù)水平；即使是在邏輯晶體管密度的對(duì)比中，英特爾也占據(jù)著相當(dāng)?shù)膬?yōu)勢(shì)。10nm時(shí)英特爾的邏輯晶體管密度大約1.01億個(gè)/mm2，臺(tái)積電只有0.48億個(gè)/mm2。

　　值得注意的是，各家在各項(xiàng)指標(biāo)的計(jì)算方式上也存在一些不同。

　　正如臺(tái)積電的研究副總裁的Philip Wong在Hot Chips 31上所說：現(xiàn)在“Xnm”代表的只是技術(shù)的迭代，就像汽車型號(hào)一樣不具有明確的意義。這也是后來英特爾“芯片新工藝命名新規(guī)”，采用Intel 7、Intel 4、Intel 3、Intel 20A、Intel 18A等規(guī)則來重新定義芯片制程工藝的原因。芯片的工藝先進(jìn)性也不能只通過多少納米制程來判斷。

　　毋庸置疑的是，臺(tái)積電在先進(jìn)制程的步伐確實(shí)要更快且更穩(wěn)，多年來臺(tái)積電積累的豐厚訂單，無疑為其提供了巨大的動(dòng)力和資源，不斷推動(dòng)其在技術(shù)研發(fā)和良品率提升方面取得更大的突破。因此想要挑戰(zhàn)臺(tái)積電也絕非易事。

　　其二，不管是技術(shù)創(chuàng)新還是產(chǎn)能儲(chǔ)備，英特爾都醞釀已久，英特爾正在靜候時(shí)機(jī)打響這場(chǎng)反擊戰(zhàn)。接下來看一看，英特爾都準(zhǔn)備了哪些“大招”準(zhǔn)備迎戰(zhàn)臺(tái)積電？

　　03為了迎戰(zhàn)臺(tái)積電，英特爾做了哪些準(zhǔn)備？

　　分拆代工業(yè)務(wù)

　　2023年6月，英特爾發(fā)布新聞稿宣布組織架構(gòu)重組，旗下制造業(yè)務(wù)（包括現(xiàn)有的自用的IDM制造及晶圓代工業(yè)務(wù)（IFS））未來將獨(dú)立運(yùn)作并產(chǎn)生利潤。而在這種新的“內(nèi)部代工廠”模式中，英特爾的產(chǎn)品業(yè)務(wù)部門將以與無晶圓廠半導(dǎo)體公司（Fabless）與外部晶圓代工廠類似的合作方式與公司制造業(yè)務(wù)集團(tuán)進(jìn)行合作。

　　英特爾分拆代工業(yè)務(wù)優(yōu)勢(shì)也有二。其一為降本增效。在帕特·基辛格的計(jì)劃中分拆之后，2023年可以節(jié)省30億美元成本，貢獻(xiàn)6%的利潤。2023 年代工收入將超過200億美元，取代三星，成為全球第二大的代工廠。未來三年減少300億美元的成本，到2025年可以節(jié)省80億~100億美元。并且分拆代工業(yè)務(wù)后，英特爾可以像AMD那樣選擇臺(tái)積電等代工廠進(jìn)行芯片制造，利用代工廠最新的制造技術(shù)，提高芯片性能和降低成本。這將使英特爾在市場(chǎng)上更有競(jìng)爭(zhēng)力，能夠更好地應(yīng)對(duì)AMD等競(jìng)爭(zhēng)對(duì)手的挑戰(zhàn)。

　　其二，分拆代工業(yè)務(wù)可以避免與客戶產(chǎn)生競(jìng)爭(zhēng)，因?yàn)橛⑻貭栐谡{(diào)查中發(fā)現(xiàn)，所有潛在的代工業(yè)務(wù)大客戶都表示如果需要同英特爾自身競(jìng)爭(zhēng)代工資源，那么就不會(huì)選擇英特爾的代工服務(wù)。不僅如此，為打消代工客戶的顧慮，英特爾將設(shè)置防火墻區(qū)分客戶信息，保護(hù)客戶敏感設(shè)計(jì)數(shù)據(jù)。如此一來，日后英特爾便有望獲得來自蘋果、英偉達(dá)等芯片大廠的先進(jìn)制程訂單。

　　引入背面供電技術(shù)和RibbonFET

　　基辛格在2023年12月的采訪中強(qiáng)調(diào)了18A工藝（1.8nm）與臺(tái)積電的 N2（2nm）節(jié)點(diǎn)。18A 和 N2 都將利用 GAA 晶體管 （RibbonFET）， 18A將采用BSPND（背面供電網(wǎng)絡(luò)），一種可優(yōu)化功率和時(shí)鐘的背面功率傳輸技術(shù)。

　　背面供電技術(shù)是一項(xiàng)頗具潛力的創(chuàng)新，英特爾成為首家將其實(shí)踐應(yīng)用的公司，通過將電力傳送到芯片背面而非正面，為熱管理和整體性能提供了優(yōu)勢(shì)。有效的散熱和電力傳輸有助于優(yōu)化芯片布局和設(shè)計(jì)，改進(jìn)功能和熱量分布。

　　PowerVia 是一項(xiàng)完全革命性的技術(shù)。對(duì)于大多數(shù)讀者來說最好的類比是 EUV。早在 2019 年臺(tái)積電就開始在芯片量產(chǎn)中使用 EUV 光刻機(jī)，要知道EUV帶來的是全新的挑戰(zhàn)，特別是 EUV 掩模污染和一些抗蝕劑等一系列難以解決的全新問題。而英特爾在2023年量產(chǎn)Intel4時(shí)才使用到EUV。

　　BSPDN 也需要進(jìn)行類似幅度的流程改進(jìn)。據(jù)悉，臺(tái)積電插入 BSPDN 最晚可能會(huì)在 2026 年發(fā)生。在未來幾年，BSPDN有可能擁有多種設(shè)計(jì)優(yōu)勢(shì)的機(jī)會(huì)，英特爾也很有可能領(lǐng)跑PowerVia 。

　　基辛格指出，英特爾在背面供電技術(shù)方面提供了更好的面積效率。這意味著更低的成本、更好的動(dòng)力輸出和更高的性能。他認(rèn)為Intel 18A略微領(lǐng)先于N2，因?yàn)槠渚w管更強(qiáng)大且功率傳輸能力更強(qiáng)。此外，與臺(tái)積電相比，英特爾可以提供更有競(jìng)爭(zhēng)力的價(jià)格優(yōu)勢(shì)。

　　拿下首套 High-NA EUV

　　近日，英特爾宣布，已經(jīng)接收市場(chǎng)首套具有0.55數(shù)值孔徑（High-NA）的ASML極紫外光刻機(jī)，預(yù)計(jì)在未來兩到三年內(nèi)用于Intel18A工藝技術(shù)之后的制程節(jié)點(diǎn)。

　　相較之下，臺(tái)積電則采取更加謹(jǐn)慎的策略，業(yè)界預(yù)計(jì)臺(tái)積電可能要到A1.4制程，或者是2030年之后才會(huì)采用High-NA EUV光刻機(jī)。

　　根據(jù)此前報(bào)道，ASML將在2024年生產(chǎn)最多10臺(tái)新一代高NA EUV光刻機(jī)，其中Intel就預(yù)定了多達(dá)6臺(tái)。業(yè)界指出，至少在初期，High-NA EUV 的成本可能高于 Low-NA EUV，這也是臺(tái)積電暫時(shí)觀望的原因，臺(tái)積電更傾向于采用成本更低的成熟技術(shù)，以確保產(chǎn)品競(jìng)爭(zhēng)力。High-NA EUV 需要更高的光源功率才能驅(qū)動(dòng)更精細(xì)的曝光尺寸，這會(huì)加速投影光學(xué)器件和光罩的磨損，抵消了更高產(chǎn)能的優(yōu)勢(shì)。

　　但是可以確定的是，在高數(shù)值孔徑學(xué)習(xí)方面，英特爾將領(lǐng)先于其競(jìng)爭(zhēng)對(duì)手，這將為其帶來多項(xiàng)優(yōu)勢(shì)。具體來說，由于英特爾很可能是第一家使用高數(shù)值孔徑工具啟動(dòng)大批量生產(chǎn)的公司，因此晶圓廠工具生態(tài)系統(tǒng)將不可避免地遵循其要求。上述要求可能會(huì)轉(zhuǎn)化為行業(yè)標(biāo)準(zhǔn)，這可能會(huì)使英特爾比臺(tái)積電和三星更具優(yōu)勢(shì)。

　　擴(kuò)產(chǎn)先進(jìn)封裝

　　英特爾積極投入先進(jìn)制程研發(fā)之際，在先進(jìn)封裝領(lǐng)域同步火力全開。

　　2023年英特爾擴(kuò)增了其位于馬來西亞的先進(jìn)封裝產(chǎn)能，目標(biāo)是在 2025 年將先進(jìn)封裝的產(chǎn)能較當(dāng)前提升4倍。外界預(yù)期，英特爾結(jié)合先進(jìn)制程與先進(jìn)封裝能力后，“一條龍生產(chǎn)”實(shí)力大增，在晶圓代工領(lǐng)域更具競(jìng)爭(zhēng)力。

　　臺(tái)積電、三星都在積極布局先進(jìn)封裝技術(shù)。臺(tái)積電方面，主打“3D Fabric”先進(jìn)封裝，包括InFo、CoWoS與SoIC方案；三星也發(fā)展I-cube、X-Cube等封裝技術(shù)。英特爾的先進(jìn)封裝技術(shù)包括2.5D EMIB與3D Foveros方案。

　　英特爾并未透露現(xiàn)階段其3D Foveros封裝總產(chǎn)能，僅強(qiáng)調(diào)除了在美國俄勒岡州與新墨西哥州之外，在未來的檳城新廠也有相關(guān)產(chǎn)能建置，這三個(gè)據(jù)點(diǎn)的3D封裝產(chǎn)能合計(jì)將于2025年時(shí)增為目前的四倍。英特爾副總裁Robin Martin表示，未來檳城新廠將會(huì)成為英特爾最大的3D Foveros先進(jìn)封裝據(jù)點(diǎn)。

　　隨著先進(jìn)制程的演進(jìn)，小芯片（Chiplet）與異質(zhì)整合的發(fā)展趨勢(shì)明確，外界認(rèn)為，英特爾的2.5D／3D先進(jìn)封裝布局除了強(qiáng)化自身處理器等產(chǎn)品實(shí)力之外，也是其未來爭(zhēng)取更多晶圓代工服務(wù)生意的一大賣點(diǎn)。

　　量產(chǎn)時(shí)間更早

　　按照英特爾新的說法，采用Intel 18A工藝制造的芯片將會(huì)在2024年第一季度出現(xiàn)，首批量產(chǎn)產(chǎn)品會(huì)在2024年下半年上市。相比之下，臺(tái)積電的N2工藝要等到2025年下半年才量產(chǎn)，理論上英特爾在時(shí)間上還要領(lǐng)先一年。

　　面對(duì)英特爾的一系列重拳出擊，臺(tái)積電又怎么看？

　　04臺(tái)積電多項(xiàng)先發(fā)優(yōu)勢(shì)加身

　　面對(duì)英特爾的挑戰(zhàn)，臺(tái)積電并未示弱。

　　臺(tái)積電總裁魏哲家表示，根據(jù)內(nèi)部評(píng)估，N3P工藝在性能與能效上與Intel 18A技術(shù)相當(dāng)，但上市時(shí)間更早，技術(shù)上也更為成熟，而且成本還要低得多。同時(shí)還重申臺(tái)積電的N2工藝優(yōu)于競(jìng)爭(zhēng)對(duì)手的Intel 18A，2025年推出時(shí)將成為半導(dǎo)體行業(yè)最先進(jìn)的技術(shù)。

　　臺(tái)積電計(jì)劃在2nm制程節(jié)點(diǎn)采用GAAFET晶體管，同時(shí)將會(huì)在 2026 年發(fā)布的N2P工藝引進(jìn)Nanosheet GAA 晶體管并添加背面電源軌技術(shù)，制造的過程仍依賴于現(xiàn)有的EUV光刻技術(shù)。臺(tái)積電認(rèn)為引入新一代技術(shù)后，N2工藝將在功率、性能、面積上全面勝出。

　　多項(xiàng)技術(shù)優(yōu)勢(shì)的積累

　　在與三星的3nm制程競(jìng)賽中，臺(tái)積電并沒有急于使用GAAFET。憑借工藝領(lǐng)先性和生產(chǎn)良率上的技術(shù)優(yōu)勢(shì)和積累完全有實(shí)力與采用MBCFET（三星的多橋溝道晶場(chǎng)效應(yīng)晶體管技術(shù)，可歸類為 GAA 技術(shù)）架構(gòu)的三星抗衡。

　　臺(tái)積電的成功源于多項(xiàng)技術(shù)優(yōu)勢(shì)的積累。首先是其長期投入獲得領(lǐng)先的技術(shù)研發(fā)優(yōu)勢(shì)。比如，為配合新制程工藝的良率，臺(tái)積電在 Nano-Sheet 結(jié)構(gòu)上面，已經(jīng)成功生產(chǎn)出了 32 Mb nano-sheet 的 SRAM，在低電壓功耗上面具有明顯優(yōu)勢(shì)；在 2D 材料上，臺(tái)積電基于包括硫化鉬和硫化鎢在內(nèi)的 2D 硫化材料獲得性能非常高的 On-current；在電源管理上，臺(tái)積電的研究人員用碳納米管嵌入到一個(gè) CMOS 的設(shè)計(jì)中，用來替代 Power Gating 的控制電流作用，給未來的進(jìn)一步微縮提供新的思路。

　　其次是對(duì)工藝流程的優(yōu)化改造。為了應(yīng)對(duì)摩爾定律接近失效的危機(jī)，僅僅從微縮晶體管，提高密度以提升芯片性能的角度正在失效。臺(tái)積電推動(dòng)了多項(xiàng)前段和后段的 3D 封裝技術(shù)，來提升芯片性能。比如在芯片制造前段實(shí)現(xiàn)的 SOIC 3D 堆疊技術(shù)，在后段實(shí)現(xiàn)的 CoWoS 和 InFo 的 3D 封裝技術(shù)。這些技術(shù)在幫助實(shí)現(xiàn)晶體管微縮的同時(shí)，進(jìn)一步提高了良率。

　　首次使用GAA

　　臺(tái)積電在2nm制程中首次使用的 GAAFET技術(shù)，區(qū)別于 3nm 和 5nm 制程所采用的鰭式場(chǎng)效晶體管（FinFET）架構(gòu)，GAAFET架構(gòu)是以環(huán)繞閘極（GAA）制程為基礎(chǔ)的架構(gòu)，可以解決 FinFETch 因?yàn)橹瞥涛⒖s而產(chǎn)生的電流控制漏電等物理極限問題。

　　臺(tái)積電被廣泛認(rèn)為是一個(gè)保守但穩(wěn)健的制程技術(shù)開發(fā)者，他們傾向于確保新技術(shù)的成熟和可靠性，然后再進(jìn)行部署，而不是急于將新技術(shù)推向市場(chǎng)。這種方法可以降低技術(shù)失敗的風(fēng)險(xiǎn)，提高其芯片的產(chǎn)量和質(zhì)量，從而確?？蛻舻臐M意度。例如，三星在2018年開始在其7nm工藝中使用EUV，然而臺(tái)積電選擇等待。直到EUV工具的穩(wěn)定性和成熟性得到確認(rèn)，以及相關(guān)問題得到解決或至少得到確定，才在2019年的N7+工藝中開始使用EUV。

　　這種謹(jǐn)慎的方法有助于臺(tái)積電確保其制程技術(shù)的穩(wěn)定性和可預(yù)測(cè)性，從而提供高質(zhì)量的芯片給其客戶。

　　臺(tái)積電本次使用GAA想必是做好了充分的準(zhǔn)備和規(guī)劃，2nm世代或許有望看到臺(tái)積電新一輪爆發(fā)。

　　臺(tái)積電N2是N3的延伸

　　臺(tái)積電的2nm技術(shù)是3nm技術(shù)的延續(xù)。一直以來，臺(tái)積電堅(jiān)定地遵循著每一步一個(gè)工藝節(jié)點(diǎn)的演進(jìn)策略，穩(wěn)扎穩(wěn)打，不斷突破。如今，在邁向2nm制造的征程中，我們可以預(yù)見，它將承襲3nm技術(shù)的眾多優(yōu)勢(shì)，如同接力賽中的優(yōu)秀接力手，將前一棒的優(yōu)秀成果傳遞至下一棒。因此在這場(chǎng)先進(jìn)制程大戰(zhàn)中，臺(tái)積電不管是技術(shù)的成熟度還是良率的把控都有著先發(fā)的優(yōu)勢(shì)。

　　客戶的信任

　　臺(tái)積電的成功不僅取決于先進(jìn)的芯片制造技術(shù)，更取決于其只做代工的經(jīng)營模式、良好的良率以及客戶的信任。在3nm世代，臺(tái)積電的報(bào)價(jià)超過2萬美元，較4nm/5nm代工價(jià)格高出4000美元。這種高價(jià)讓許多客戶望而生畏，然而蘋果仍然選擇臺(tái)積電代工，并占用了所有的產(chǎn)能。盡管三星力圖在晶圓代工領(lǐng)域超越臺(tái)積電，但臺(tái)積電依然保持著絕對(duì)的領(lǐng)先地位，承接了市場(chǎng)上大部分的3nm訂單。如今除了蘋果以外，英偉達(dá)、AMD、高通和聯(lián)發(fā)科等客戶都計(jì)劃購買第二代3納米工藝（N3E）產(chǎn)能。

　　不過需要注意的是，芯片制造商為了掌握更多的話語權(quán)想必也不希望芯片制造環(huán)節(jié)一家獨(dú)大，一旦英特爾先進(jìn)制程芯片的良品率等數(shù)據(jù)優(yōu)于或者只是跟臺(tái)積電持平，那么蘋果、高通、英偉達(dá)等眾多美企大概率會(huì)選擇英特爾。畢竟此前英偉達(dá)高管就明確表態(tài)，愿意考慮讓英特爾代工芯片。

　　最后英特爾與臺(tái)積電之間的制程技術(shù)之爭(zhēng)無疑將成為未來幾年半導(dǎo)體產(chǎn)業(yè)關(guān)注的焦點(diǎn)。從目前披露的時(shí)間線來看，針對(duì)2nm制程的研發(fā)答案將于2025年揭曉。未來技術(shù)如何演變？我們拭目以待。同樣我們也期待著在2025年及以后的時(shí)間里，看到更多的創(chuàng)新和技術(shù)突破。

　　審核編輯：黃飛